PengY 发表于 2024-4-27 01:58:00

袁鹏-第27次作业-inter8300

本帖最后由 cesc 于 2024-4-30 10:10 编辑

我感觉我生产文件的转孔层有问题，麻烦老师帮我看下

cesc 发表于 2024-4-30 09:55:39

你的过孔封装没有做图形符号，所以在钻孔层就没有标识


cesc 发表于 2024-4-30 09:58:02

重点的电路模块，可以加一个屏蔽罩预留，


cesc 发表于 2024-4-30 09:58:56

phy芯片可以更靠近网口座子，保证差分尽量短


cesc 发表于 2024-4-30 09:59:36

RGB信号包地以后，要打地过孔


cesc 发表于 2024-4-30 10:00:40

这是射频天线座子，就是这么随意打孔处理的吗，按要求做

cesc 发表于 2024-4-30 10:01:46

音频走线要按照要求去走，尽量短，包地处理


cesc 发表于 2024-4-30 10:02:20

别的信号不要随意的穿过模拟的部分


cesc 发表于 2024-4-30 10:03:05

不同的地分割，要注意间距，建议是1mm以上

cesc 发表于 2024-4-30 10:03:43

既然做了分割，走线注意不要跨，


页: [1] 2
查看完整版本: 袁鹏-第27次作业-inter8300