Allegro 6层 RD3288PCB PCB论坛公益评审报告：20181214

凡亿刘老师

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com) ( p8 O, v7 ?$ }) K* ~" b. I ------------------------------------------------------------------------------------$ ~# o+ p+ F/ E3 x% h- [ & c$ l$ T8 ?2 k* U4 d  ?使用前请您先阅读以下条款:: k' C$ T5 ~7 k1 Z; a5 W6 C7 G9 s   a1 Z+ B- v* c* p. L1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！, D( i* |- o5 P/ G( \0 `% [ 2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员 3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责# A* M) Z6 g3 M3 u) I4 v3 E' ?1 Q7 C2 s ------------------------------------------------------------------------------------)0 G' g' i+ b. i 如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审9 o/ T9 W' w1 G7 c5 S' M 邮件格式：PCB公益评审+项目名称) c) _0 L7 _$ d  c% T 邮件地址：pcbqa@fany-eda.com

1.布局方面，屏蔽罩没办法完全知道是什么样子的，在屏蔽罩开槽的地方需要加上白油，绘画出来，没有开槽的地方需要画上阻焊线宽40mil或者30mil
% `' M5 _7 D! M: E9 z& x" q
' p! w) v1 G) {" [# S2.丝印调整有些地方没有调整
7 y, m% {( M' t% P( ^
3.布局的时候因为密度没有那么密，摆放的时候可以摆放的稍微开一些，不要摆放的太密，影响后期的焊接和维修

4.测试点最好是都放同一面
7 W# B+ L) s* g) R) X
8 y2 {0 o* P0 x9 D5.DDR部分走线没有满足3W原则

! N, E# {3 q, y" I3 q; U
8 V. X4 R) Y& B# _! o/ A* Y6 p

凡亿刘老师

6.DDR走线有出现阻抗突变的情况，部分线是3.5mil后面又变道4mil，RK3288的BGA时可以4mil出线的、

7.差分换成需要打回流地过孔
  M3 z5 {1 y" [/ }8 k
8.差分对内等长不要绕这么开，这样导致差分线不耦合，且记住打回流地过孔

9.差分进行绕等长的时候相同网络的不要靠的这么近、
. c9 D) B  Y/ P* s
10.BGA可以4mil出的就4mil出不要变细出，影响阻抗


1 `& D$ m% U  b) n/ }  q' W

凡亿刘老师

11.时钟线要进行包地处理，这样可以提供板子稳定性（绿色高亮线）
" N; S( |5 M1 p7 W7 }( q
2 ]# A! V3 n% A- F3 Z12.SD卡的数据线金额wifi的数据线和flash的数据线均要和自己模块的时钟线进行等长处理，目前没有进行等长
13.音频线为模拟线，是容易受到干扰的信号线，需要进线包地处理

14板子里面有很多线可以拉直优化的优化一下
5 ~6 w* a9 M8 R5 g. [
15.铜皮与过孔的距离不要设置到10,4mil或者5mil的距离就可以了

( L" f3 D& l. C" ?+ r

凡亿刘老师

16.VDD_GPU是RK3288的核心电源之一，电流较大，过孔最好有10个以上，且要有足够宽的铜皮（目前铜皮割裂的很厉害没有多大）

17.VDD_CPU，vdd_log和GPU一样需要增加过孔和铜皮宽度

18.很多LDO电源全部由10mil 的线完成连接，最好是走到20去

19.电源走线自己优化一下，不要走的太绕了

20.天线走线不要超过焊盘的宽度，且第二层挖的区域最好在大一些

大河海

学习学习，

5f27d742c5b3083

细节细节细节

IRENE

学习学习学习
9 x' M& q8 B- h4 B* ?6 s0 w