高速PCB设计指引之传输线效应

ZYZm998

基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。
2 _3 [0 S9 o  z! Y" q0 t: E
· 反射信号Reflected signals
2 m/ D# V1 S3 _& S! Q( O0 w· 延时和时序错误Delay & Timing errors
) |* \+ K* n: |' q5 i$ }· 多次跨越逻辑电平门限错误False Switching
· 过冲与下冲Overshoot/Undershoot
3 f& O' P4 X9 @% `0 E8 E! {· 串扰Induced Noise (or crosstalk)
: E5 x7 F  _1 ~8 U1 j/ D' j· 电磁辐射EMI radiation
0 t" a1 ], u" |
5.1 反射信号
+ H( d' }1 h* Z. \! {! J
+ t) s4 |& w. S3 d: i' C" X    如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常显著时可导致多种错误，引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上述情况没有被足够考虑，EMI将显著增加，这就不单单影响自身设计结果，还会造成整个系统的失败。

    反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。  

5.2 延时和时序错误
7 S# ]: S- a" Z
    信号延时和时序错误表现为：信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。
2 d% H- j$ _& Q1 c7 m
　　通常在有多个接收端时会出现问题。电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。信号延时产生的原因：驱动过载，走线过长。