电子产业一站式赋能平台

PCB联盟网

搜索
查看: 3718|回复: 2
收起左侧

[PCB技术] Cadence Allegro PCB封装的实体占地面积在PCB上应该应该如何处理呢?

[复制链接]
发表于 2021-4-2 10:14:57 | 显示全部楼层 |阅读模式
Cadence allegro PCB封装的实体占地面积在PCB上应该应该如何处理呢?
答:用Allegro软件里,每一个封装都有一个占地面积,一般是在Package Geometry-Place_Bound_top层画一个比器件实际尺寸大一些的Shape,这个Shape表示了单个器件PCB上应该占用的空间大小,在做pcb设计时需要考虑不要将不同器件的占地面积堆叠重合在一起,如果放的过近,可能导致安装不方便、PCB维修有困难。一般放置占地面积是根据不同的器件类型放置不同尺寸大小,具体大小可参考以下尺寸。
游客,如果您要查看本帖隐藏内容请回复

本条问答已经录制视频教程,播放地址:https://www.fanyedu.com/course/20500.html

--------------------------------------------------------------
每天学习一个技巧,日积月累你也是专家!
使用前请您先阅读以下条款:
1、转载本站提供的资源请勿删除本说明文件。

2、分享技术文档源自凡亿教育技术验总结分享!
3、表述观点仅代表我方建议,不对直接引用造成损失负责!

--------------------------------------------------------------

更多技术干货文章推送,请关注 凡亿PCB 公众微信号!


回复

使用道具 举报

2

主题

83

帖子

380

积分

一级会员

Rank: 1

积分
380
发表于 2022-9-6 11:35:04 | 显示全部楼层
奥利该!奥利该!奥利该!奥利该!奥利该!奥利该!奥利该!奥利该!奥利该!奥利该!
回复 支持 反对

使用道具 举报

0

主题

15

帖子

90

积分

一级会员

Rank: 1

积分
90
发表于 2024-3-12 09:23:00 | 显示全部楼层
不错不错不错不错
回复 支持 反对

使用道具 举报

发表回复

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


联系客服 关注微信 下载APP 返回顶部 返回列表