在《pcb设计丨电源设计的重要性》一文中，已经介绍了电源设计的总体要求，以及不同电路的相关布局布线等知识点，那么本篇内容，小编将以RK3588为例，为大家详细介绍其他支线电源的PCB设计。 ; C- N) A" F& s6 x+ O
电源PCB设计 4 K6 f; Q& a/ ?4 s3 v& @8 f0 z x* v
01 如下图（上）所示的滤波电容，原理图上靠近RK3588的VDD_CPU_BIG电源管脚绿线以内的去耦电容，务必放在对应的电源管脚背面，电容GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在芯片附近，而且需要摆放在电源分割来源的路径上。 
& @4 P- a' r' o, O/ i3 K( ~# a2 q- p t0 g4 ]! `
7 g7 m1 V7 j" |# @ `4 S
( E0 z& Q# q7 O" }$ g: x02 RK3588芯片VDD_CPU_BIG0/1的电源管脚，保证每个管脚边上都有一个对应的过孔，并且顶层走“井”字形，交叉连接。 如下图是电源管脚扇出走线情况，建议走线线宽10mil。 
7 A/ a) Q$ l9 ?' V: Y# V! t# H7 G) t4 t0 O5 z
03 VDD_CPU_BIG0/1覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚路径都足够。 04 VDD_CPU_BIG的电源在外围换层时，要尽可能的多打电源过孔（12个及以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 05 VDD_CPU_BIG电流比较大需要双层覆铜，VDD_CPU_BIG 电源在CPU区域线宽合计不得小于 300mil，外围区域宽度不小于600mil。 尽量采用覆铜方式降低走线带来压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜），如下图所示。  7 P) R) T' ^5 j0 ?) L. @, x& a
8 z6 @7 F; U& q3 F: V; C' d1 [
7 P8 l( ?* w# B t$ ~9 ]
3 Z4 l) w8 N+ a# ^5 L7 v- v) d7 Z2 z06 电源平面会被过孔反焊盘破坏，PCB设计时注意调整其他信号过孔的位置，使得电源的有效宽度满足要求。 下图L1为电源铜皮宽度58mil，由于过孔的反焊盘会破坏铜皮，导致实际有效过流宽度仅为L2+L3+L4=14.5mil。 
+ N: I9 m, p, ~6 |7 ^" P- e' J3 A3 g% ^) }
07 BIG0/1电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧12个，如下图所示。 
' y9 g+ d2 U4 I N, N# g T
8 L; W% K% ~# C9 m08 BIG电源PDN目标阻抗建议值，如下表和下图所示。  - N# ?) j, b/ i% b5 p$ M
; m2 o% s h. C/ T : \2 V, ]# I! i8 q/ w
. H; C& D% x6 e, ?" {" c4 v* Q电源PCB设计 VDD_LOGIC 01 VDD_LOGIC的覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚路径都足够。 02 如下图（上）所示，原理图上靠近RK3588的VDD_LOGIC电源管脚绿线以内的去耦电容，务必放在对应的电源管脚背面，电容的GND管脚尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并摆放在电源分割来源的路径上。  0 d& g5 w# s1 w, v- Y; u
% ?5 j: o* g3 }* O
 1 b9 y( ~* w6 b9 F! S2 @$ m6 e5 q, j
+ k" K% T* G: T2 Z1 y3 J" C03 RK3588芯片VDD_LOGIC的电源管脚，每个管脚需要对应一个过孔，并且顶层走“井”字形，交叉连接，如下图所示，建议走线线宽10mil。  7 l% E. ^' s' y; S4 H3 t! ^
! W8 J) ^# E Y04 BIG0/1电源过孔40mil范围（过孔中心到过孔中心间VDD_LOGIC电源在CPU区域线宽不得小于120mil，外围区域宽度不小于200mil。 尽量采用覆铜方式，降低走线带来压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜），GND过孔数量建议≧12个。 
1 x% h( x7 t$ D
# f7 v+ p! }" p4 L05 VDD_LOGIC的电源在外围换层时，要尽可能的多打电源过孔（8个以上10-20mil的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用，如下图所示。 
! a- \, x" l9 [2 R8 ^. n( ?4 n8 x( a
/ b2 }3 c+ A5 o; B7 e06 电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧11个，如下图所示。 
" G/ E. ]3 l" r( W
# K! v5 F, f% a" ?& _电源PCB设计 VDD_GPU 01 VDD_GPU的覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VDD_GPU 的电源在外围换层时，要尽可能的多打电源过孔（10个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠近RK3588的VDD_GPU电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并需要摆放在电源分割来源的路径上。  1 E7 g* {7 O$ W2 s, w u/ c
* J% A1 N# ~% C K$ Y+ i8 Z
 - s0 b( @; o5 A0 ~' `7 j; ]
& w) j; j3 ^# f9 ^
04 RK3588芯片VDD_GPU的电源管脚，每个管脚需要对应一个过孔，并且顶层走“井”字形，交叉连接，如下图所示，建议走线线宽10mil。  ( i( ]; g Z" Q7 w
# Y. Q& N: E2 b( n/ |+ T
05 VDD_GPU电源在GPU区域线宽不得小于300mil，外围区域宽度不小于500mil，采用两层覆铜方式，降低走线带来压降。  ) n! c0 q+ P( C9 \+ r! P
- t8 g+ A% |% s; D06 电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧14个，如下图所示。 
1 S4 i( [/ M5 y- }7 f: B/ U* K! H) }0 Z6 j6 @
设计完PCB后，一定要做分析检查，才能让生产更顺利，这里推荐一款可以一键智能检测PCB布线布局最优方案的工具：华秋DFM软件，只需上传PCB/Gerber文件后，点击一键DFM分析，即可根据生产的工艺参数对设计的PCB板进行可制造性分析。 华秋DFM软件是国内首款免费PCB可制造性和装配分析软件，拥有300万+元件库，可轻松高效完成装配分析。其PCB裸板的分析功能，开发了19大项，52细项检查规则，PCBA组装的分析功能，开发了10大项，234细项检查规则。 基本可涵盖所有可能发生的制造性问题，能帮助设计工程师在生产前检查出可制造性问题，且能够满足工程师需要的多种场景，将产品研制的迭代次数降到最低，减少成本。  - m7 q/ Z$ b; n$ m, D% L" u1 o$ C
; J6 C+ P |( y( F, w4 p0 I
电源PCB设计 VDD_NPU 01 VDD_NPU的覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VDD_NPU的电源在外围换层时，要尽可能的多打电源过孔（7个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠RK3588的VDD_NPU电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并需要摆放在电源分割来源的路径上。 
W, t( R J& [* i9 I/ q( c3 X8 x. [! v9 A$ J6 C
! ]( ]9 }; L/ q( w; h, o! T* A& w9 ^6 E/ B9 M- ~2 N
04 RK3588芯片VDD_NPU的电源管脚，每个管脚就近有一个对应过孔，并且顶层走“井”字形，交叉连接，如下图所示 ，建议走线线宽10mil。  ; J1 t7 R' ~ B A
" X% e/ m7 h# d4 h6 r05 VDD_NPU电源在NPU区域线宽不得小于300mil，外围区域宽度不小于500mil。 尽量采用覆铜方式，降低走线带来的压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜）。  : U! j) _3 T9 i! f. i
( ^. s5 X, n5 Q2 v9 o06 电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧9个。  # P% e) f/ g) p$ I/ H
4 ]4 _6 k* R0 F4 X: T/ p8 f* `& U
电源PCB设计 VDD_CPU_LIT 01 VDD_CPU_LIT覆铜宽度需满足芯片电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VDD_CPU_LIT的电源在外围换层时，要尽可能的多打电源过孔（9个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠近RK3588的VDD_CPU_LIT电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并需要摆放在电源分割来源的路径上。  ) F8 w& K* ?! c; ?
3 Y. k- W t+ y* C' c , G0 Z; r. Q# m9 E
3 S2 G* Z- t! m; }1 r7 P04 RK3588芯片VDD_CPU_LIT的电源管脚，每个管脚就近有一个对应过孔，并且顶层走“井”字形，交叉连接，如下图建议走线线宽10mil。  $ f6 X: v+ A4 }5 x! o) F$ s3 a+ n6 o
7 U6 D+ ]/ o8 R# ^; f2 y; ]05 VDD_CPU_LIT电源在CPU区域线宽不得小于120mil，外围区域宽度不小于300mil。 采用双层电源覆铜方式，降低走线带来压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜）。 
/ b' X$ E, v# F& ^; F. D% `* \, r8 ?
06 电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧9个。 
. J& O7 n4 H& W! V" l. E
" \* O; X) H1 Z% s- B$ a+ P& V电源PCB设计 VDD_VDENC 01 VDD_VDENC覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VDD_VDENC电源在外围换层时，要尽可能的多打电源过孔（9个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠近RK3588的VDD_VDENC电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并需要摆放在电源分割来源的路径上。 
' \' Z" i/ R" N6 g q* Y, Q' t. L
0 Y" G; R4 W1 e+ k4 z* ]( z + X' \/ r: o1 a3 T
2 R2 K4 j( c' A0 q( K6 p' H) P04 RK3588芯片VDD_VDENC的电源管脚，每个管脚就近有一个对应过孔，并且顶层走“井”字形，交叉连接，如下图建议走线线宽10mil。 
. w' S ^- u7 I! o7 l; v
/ a& F W" u! z# H6 j) A; {8 Y05 VDD_VDENC电源在CPU区域线宽不得小于100mil，外围区域宽度不小于300mil，采用双层电源覆铜方式，降低走线带来压降。  % S7 r* i% |$ m1 ?, ~" z$ I: M
4 Y6 m! n4 e2 j7 f t6 z' O5 g06 电源过孔30mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧8个。  & x6 ?* e1 k( ?" }+ r/ |/ Y9 d a
; N8 O) m9 {/ @5 `- K9 c
电源PCB设计 VCC_DDR 01 VCC_DDR覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VCC_DDR的电源在外围换层时，要尽可能的多打电源过孔（9个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠近RK3588的VCC_DDR电源管脚的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，其余的去耦电容尽量靠近RK3588，如下图（下）所示。 
' M( M( I, |3 ]" x* m1 E( p7 j( Y2 n/ `& k
3 v5 Z( z; o5 }! P
5 @) t& H" k' ]- {7 _2 y04 RK3588芯片VCC_DDR的电源管脚，每个管脚需要对应一个过孔，并且顶层走“井”字形，交叉连接，如下图建议走线线宽10mil。 
* W4 H6 U( O7 y9 c7 L5 H2 z# U! z3 Z- B7 t3 K6 Z
当LPDDR4x 时，链接方式如下图所示。  8 e! T9 m0 t+ @# g! E# Z+ {: d
* J& K9 F x$ _3 W6 x6 ~3 O
05 VCC_DDR电源在CPU区域线宽不得小于120mil，外围区域宽度不小于200mil。 尽量采用覆铜方式，降低走线带来压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜）。 
" p! O" J& W9 z' s" @, n/ _" X4 u6 J: Q$ _6 C$ Z8 |
设计完PCB后，一定要做分析检查，才能让生产更顺利，这里推荐一款可以一键智能检测PCB布线布局最优方案的工具：华秋DFM软件，只需上传PCB/Gerber文件后，点击一键DFM分析，即可根据生产的工艺参数对设计的PCB板进行可制造性分析。 华秋DFM软件是国内首款免费PCB可制造性和装配分析软件，拥有300万+元件库，可轻松高效完成装配分析。其PCB裸板的分析功能，开发了19大项，52细项检查规则，PCBA组装的分析功能，开发了10大项，234细项检查规则。 基本可涵盖所有可能发生的制造性问题，能帮助设计工程师在生产前检查出可制造性问题，且能够满足工程师需要的多种场景，将产品研制的迭代次数降到最低，减少成本。 5 Y+ J; G: q, _+ R. z: D
| 
电子产业一站式赋能平台
窥视卡
置顶卡
变色卡
