电子产业一站式赋能平台

PCB联盟网

搜索
查看: 4349|回复: 18
收起左侧

[文件已评审] 编号:20170912 PCB公益评审报告

[复制链接]

630

主题

1919

帖子

8079

积分

联盟顾问

Rank: 3Rank: 3

积分
8079
发表于 2017-9-12 19:23:53 | 显示全部楼层 |阅读模式
您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)  T5 y( g% s0 z- n! e" i
------------------------------------------------------------------------------------8 B7 v: w, ], s1 ?7 w* c; y( m. c
使用前请您先阅读以下条款:
1 \2 O2 l: o0 B/ I7 {3 m1.评审PCB全程保密不外发,评审之后会进行文件删除,介意者不要发送文档!/ q% z, v7 s/ K# M
2.评审报告只是局部截图并添加文字说明,如需更详细的请内容请联系我们评审人员
! j, Y5 b0 f. |3.评审意见仅供参考意见,由此造成的任何相关损失网站概不负责 。
4 }  x; j4 S4 S4 Z, o! M------------------------------------------------------------------------------------2 Z9 l; n9 H4 o3 ?$ h
如果您的PCB需要评审,请以邮件的方式发送给我们,我们一般在1个工作日之内安排评审
/ }% m7 t8 {: L: ?& J: [邮件格式:PCB公益评审+项目名称
# l* F- x9 o2 j2 w5 O( M邮件地址:pcbqa@fany-eda.com  j0 I1 I7 ]5 }% l- G5 R2 `
------------------------------------------------------------------------------------9 q, |" F( B* l% w5 B% c
1、PHY芯片建议顺时针旋转90°,这样对于RX TX 的差分线会更加短一些,目前走线太长
: z( ?% |$ q4 N- K% ?
$ K1 O9 n" ?3 `  j$ ]( X* x- g+ v; m" E

9 l: A- f/ w# s7 y4 v
$ q' o) d" N5 F; H+ t2 A

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复

使用道具 举报

630

主题

1919

帖子

8079

积分

联盟顾问

Rank: 3Rank: 3

积分
8079
发表于 2017-9-12 19:28:36 | 显示全部楼层
2、耦合电容 放置到前面,采取π型滤波方式,建议参照官方给的建议进行更改
, X) r/ G, Q" n+ }3 w" A' q" Q% i4 X, h; X* |- H+ P+ y2 j) c+ z- K

) {$ w9 k' V: I. d! v1 ^4 K% X- y' y' p. B* l

7 a& D, Z! Y/ K" q具体设计要求请参考以下内容:" c# u$ p$ ?& w( N" x$ K
布局要求:
1、布局整体紧凑,一般放置在主控的同一侧,靠近主控IC
2、布局是尽量使电容分支要短(目的:减小寄生电容,)
3、晶振电路一般采用π型滤波形式,放置在晶振的前面。

  |: A4 W2 h+ W$ }
布线要求:
1)走线采取类差分走线;
2)晶体走线需加粗处理:8-12mil,晶振按照普通单端阻抗线走线即可;
3)对信号采取包地处理,每隔50mil放置一个屏蔽地过孔。
4)晶体晶振本体下方所有层原则上不准许走线,特别是关键信号线。(晶体晶振为干扰源)。
5)不准许出现stub线头,防止天线效应,出现额外的干扰。
7、继电器为干扰源,请本体下面挖空处理。并且,走线需要加粗处理。
9 w0 f" s1 _& x9 P+ x. T( m, h

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

630

主题

1919

帖子

8079

积分

联盟顾问

Rank: 3Rank: 3

积分
8079
发表于 2017-9-12 19:32:33 | 显示全部楼层
本帖最后由 PCBQA 于 2017-9-12 19:34 编辑 0 d: @1 o6 ~' O( s2 I# C$ g; L

/ \4 M$ a8 O9 e; Z( {1 g3、滤波电容放置位置是合适的 但是是否可以考虑走线 可以先通过滤波电容之后再进去IC管脚 这样可以更好的体现电容的作用,其他类似的地方都检查下
  B1 C3 K6 z! `. |4 F( {
! e" V6 l8 B* p" p" l& z! r* \2 D. g! a0 @# F
像这个HUB IC这边的滤波电容起到的作用是非常有限的  - t+ e  j: u  y! J$ H
  J' s- Q9 @, l
: f- O/ J1 z1 f: u. K

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

630

主题

1919

帖子

8079

积分

联盟顾问

Rank: 3Rank: 3

积分
8079
发表于 2017-9-12 19:39:56 | 显示全部楼层
4、8188WIFI模组这边的天线 耦合电阻电容应该是要放在天线的起始段,焊接天线这边不要挖空了 采取立体包地,隔层参考 并且严格控制50欧姆组阻抗
) W7 J! }$ M! q" k! h. n7 n板载天线那边挖空OK/ H8 w# V4 z$ \4 _% ]1 Y  m

* T! e9 a! N  p( c4 Q; J, c9 N. U! X$ q  W

" V3 x& n5 |) A! b

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

630

主题

1919

帖子

8079

积分

联盟顾问

Rank: 3Rank: 3

积分
8079
发表于 2017-9-12 19:43:38 | 显示全部楼层
5、HDMI走线请考虑100欧姆差分阻抗,走线请尽量避开WIFI模组,走线打孔换层的地方加上回流地过孔  空间允许的情况下 请包地处理' `3 M3 z& J2 M

) x! ^( ~2 V, p7 f/ C

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

630

主题

1919

帖子

8079

积分

联盟顾问

Rank: 3Rank: 3

积分
8079
发表于 2017-9-12 19:47:21 | 显示全部楼层
6、多排走线打孔不要成排打到一起,这样GND平面会造成隔离 破坏平面完整性,可以考虑右边的打孔方式
) f3 r$ b* x; K& I) A
* `( @( J/ U5 }1 B5 R- {: j1 c: x& k5 `

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

630

主题

1919

帖子

8079

积分

联盟顾问

Rank: 3Rank: 3

积分
8079
发表于 2017-9-12 19:57:14 | 显示全部楼层
更多细节问题7、走线锐角
9 v& J' l& P: L4 S8、走线不满足3W原则
0 y4 z0 O9 @% v9、走线STUB线 ,无网络的过孔等10、一脚表示不清晰,丝印未调整
. c9 p7 M9 p3 c8 \3 N0 x11、高速线的回流GND孔,包地等未严格处理2 R( O0 f( H$ Y# X2 K4 q' {
12、阻焊未设置 造成阻焊桥过小
6 F: N' q2 y, ^2 h" N" f- \13、过孔未盖油处理
& o- N, ~0 O  G3 q8 U- s. C3 J
回复 支持 反对

使用道具 举报

6

主题

591

帖子

2318

积分

三级会员

Rank: 3Rank: 3

积分
2318
发表于 2017-9-19 10:42:18 | 显示全部楼层

& c- I0 S) o3 @% b/ [强烈支持PCB联盟网网友资料分享,免费资源就是给力!
回复 支持 反对

使用道具 举报

3

主题

212

帖子

900

积分

二级会员

Rank: 2

积分
900
发表于 2017-11-6 09:24:24 | 显示全部楼层

: r* [& [3 S& J; o; q支持一下,谢谢分享
回复 支持 反对

使用道具 举报

4

主题

1386

帖子

2989

积分

凡亿读者

积分
2989
发表于 2018-6-23 14:11:12 | 显示全部楼层
谢谢,值得学习!!
回复 支持 反对

使用道具 举报

发表回复

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

关闭

站长推荐上一条 /1 下一条


联系客服 关注微信 下载APP 返回顶部 返回列表