4层 AD M321-ER-X10 PCB论坛公益评审报告：20180827

凡亿夏乐中

1 N% {* \0 S! M. M, N1 k8 v: P' a
您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)
. _5 g* M% A* F- m4 n, I# H( Z------------------------------------------------------------------------------------
使用前请您先阅读以下条款:
9 i! b! e1 O  G: f& o4 l! h1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！
2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员
, Y- o& O# [( Y' ~3 X3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责 。
------------------------------------------------------------------------------------
如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审
; l3 l' c7 t7 C! N# b邮件格式：PCB公益评审+项目名称
邮件地址：pcbqa@fany-eda.com
1、表层建议铺上地铜，容易引起板子翘曲
- B4 c% X' L* I- o' _  _: X- `

: S; L4 X, x& v  ^* }

凡亿夏乐中

2、这种连着相同网络的管脚，键不要这样直接一块铜皮铺下来，贴片的时候合格率不高，建议从PIN拉出粗线，然后再一起铺上铜皮
% m/ H: L; L9 ]( \: B
. {5 x( q' j3 J# a# x
4 [, S; x: F! T3 k
6 c+ n: }: {8 \- ]' R

凡亿夏乐中

3、晶振布局要形成π型滤波且周围包地处理，打上屏蔽地孔，类差分走线

/ m! q) f- h4 k3 z




$ q# [  m$ \  m8 o: v3 v

凡亿夏乐中

4、过孔盖油
+ `) v' d  V- {
8 a% Z- z: d) |. f' B) W( x3 W* _
( u4 M- b) `# k0 }- M9 m5 y$ L- z

凡亿夏乐中

5、时钟走线建议两边包地处理，减少串扰

# W  ~0 j  X% u5 S) ~# U" T

凡亿夏乐中

6、孤铜处理一下，要么删除要么与其他铜皮连接起来

凡亿夏乐中

7、走线尽量不要从焊盘垂直方向出线
4 R1 w; M. W" }9 f* X+ W+ m  Q
  u: W1 s* Q4 e" e& y

+ m* I- |) Q# }+ o+ Q