4层allegro 达芬奇 PCB论坛公益评审报告：20180905

凡亿夏乐中

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)
: o' I) _! K" G1 }$ @( j' q  r------------------------------------------------------------------------------------
使用前请您先阅读以下条款:
1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！
2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员
' b+ X' S" _( ^5 a( y3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责
9 E) K# r+ Y% ?+ ~! x1 N------------------------------------------------------------------------------------)
* B: ~6 J; k* O7 o) y& U% Z& \如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审
( i& S( R" b- ]8 A+ ]邮件格式：PCB公益评审+项目名称
) T7 p9 n5 N0 t- A5 x邮件地址：pcbqa@fany-eda.com

: |  p4 Q2 C; J0 j2 Q: p$ K2 _1、多余的线和孔要删除
5 z- C" |6 I2 O, \/ m" t  i1 M

- [; ]3 V: j, O2 `$ q5 H4 S

凡亿夏乐中

2、时钟走线建议两边包地处理，屏蔽干扰，信号质量更好（黄色高亮部分）
8 x8 S' m# U1 K( ?; K7 Z


2 u6 h7 K) a2 H' P8 X) ]7 v% Q: V/ I
+ L+ z$ B6 V3 I5 [: y$ N

凡亿夏乐中

3、没用的残铜，铺进器件的铜，建议删除一下
/ u; @( S& t+ W5 b3 z+ Y
' Q* Y( s- l: R6 g) o1 t' ]3 j
1 g: k3 C4 G" }! U

凡亿夏乐中

4、有空间的情况，走线不要从器件中间穿
9 D% p8 ]# m# }  `) N% q

凡亿夏乐中

5、孔尽量不要打焊盘上

! g8 F: T8 T* e( `  O) m
, H/ q4 i% `3 B) v# {5 e

凡亿夏乐中

6、电源主干道要加宽一些


- S5 K- L+ @+ h, [4 x! T

凡亿夏乐中

7、使用一种状态的铜皮就好，不用静态、动态都画

凡亿夏乐中

8、这个尖角建议拉平
* k# }' Z  u6 v# j
9 u/ e2 p# |; o  v
0 I' H) s9 t) `1 F* \1 N8 I

凡亿夏乐中

9、器件摆放位置不合理，差分走线不规范，参考参考板
  c: j! K7 j  Z1 i

9 t0 k7 P9 g9 H- s
" G' ?! X4 L/ M% O
8 o3 N" m) \8 h% Z" O

touchliang

学习了，很好