4层allegro 达芬奇 PCB论坛公益评审报告：20180905

凡亿夏乐中

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)
------------------------------------------------------------------------------------
8 n1 n4 `  j1 f5 j使用前请您先阅读以下条款:
1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！
9 a1 P( y- R0 h+ g% D( W4 ]2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员
3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责
2 m* n- A% b" N: Y: r0 h------------------------------------------------------------------------------------)
4 n! M3 q1 e2 ~2 g% i2 w5 u如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审
" T5 N3 }) y9 r. O邮件格式：PCB公益评审+项目名称
% \+ s+ ]; g3 r/ D" s8 @/ a邮件地址：pcbqa@fany-eda.com
7 T) L3 k) n( Y/ |. O7 M
" a; j) q, B  f, R* u$ }0 q1、多余的线和孔要删除

# d$ Y* x( S) D; g* d/ a/ g' c
6 V: a9 p/ \7 S/ T, ~" M
& f2 Y  v  r2 t  T# R

凡亿夏乐中

2、时钟走线建议两边包地处理，屏蔽干扰，信号质量更好（黄色高亮部分）
' A: P6 L) ~0 U6 X& D

4 M4 {  o+ P% r7 p! V
0 h% b6 ]8 w: G" a8 Z' D4 b/ n3 E! l

凡亿夏乐中

3、没用的残铜，铺进器件的铜，建议删除一下


$ S, C# B5 o6 k0 F; d

凡亿夏乐中

4、有空间的情况，走线不要从器件中间穿
9 l. O( S5 a8 V& ~
" ~3 I. g8 Z! Z0 N1 G
, x& P7 ^! |2 m

凡亿夏乐中

5、孔尽量不要打焊盘上
  b8 r& ^& v0 a/ A9 f

凡亿夏乐中

6、电源主干道要加宽一些

凡亿夏乐中

7、使用一种状态的铜皮就好，不用静态、动态都画


/ H- u! V4 t9 U8 Y

凡亿夏乐中

8、这个尖角建议拉平

  T) `; v( o- r
' @3 a3 s1 m1 a$ B  y: s6 s

凡亿夏乐中

9、器件摆放位置不合理，差分走线不规范，参考参考板




* z  m* D8 h' k- p$ L0 u

touchliang

学习了，很好