高速信号走线九规则,轻松搞定PCB设计的EMI！

随和的雏菊

随着信号上升沿时间的减小，信号频率的提高，电子产品的EMI问题，也来越受到电子工程师的重视。 高速pcb设计的成功，对EMI的贡献越来越受到重视，几乎60％的EMI问题可以通过高速PCB来控制解决。中国IC
8 u4 R* i( Q0 f! Q规则一：高速信号走线屏蔽规则


上图所示：在高速的PCB设计中，时钟等关键的高速信号线，走需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都是会造成EMI的泄漏。 建议屏蔽线，每1000mil，打孔接地。
  S9 w: X+ Q8 w1 a- F% I规则二：高速信号的走线闭环规则
$ ?2 r- f. z1 N8 \& l由于PCB板的密度越来越高，很多PCB layout工程师在走线的过程中，很容易出现这种失误，如下图所示

5 M7 w! z  ^& ~6 D/ n
时钟信号等高速信号网络，在多层的PCB走线的时候产生了闭环的结果，这样的闭环结果将产生环形天线，增加EMI的辐射强度。
% X# @. e9 s! g规则三：高速信号的走线开环规则
规则二提到高速信号的闭环会造成EMI辐射，同样的开环同样会造成EMI辐射，如下图所示：


/ c( l5 p2 \  z7 _' N时钟信号等高速信号网络，在多层的PCB走线的时候产生了开环的结果，这样的开环结果将产生线形天线，增加EMI的辐射强度。在设计中我们也要避免。
6 T3 N5 w, @" a* R2 R% i1 y规则四：高速信号的特性阻抗连续规则
高速信号，在层与层之间切换的时候必须保证特性阻抗的连续，否则会增加EMI的辐射，如下图：


0 r$ d7 @4 L) U9 C2 u0 t
也就是：同层的布线的宽度必须连续，不同层的走线阻抗必须连续。
0 W" S2 ?: t6 ]( X. S规则五：高速PCB设计的布线方向规则
" [) J1 b$ l, \/ z+ A' m1 f$ Y& y相邻两层间的走线必须遵循垂直走线的原则，否则会造成线间的串扰，增加EMI辐射，如下图：
1 D' w) F  a# U7 o7 W

相邻的布线层遵循横平竖垂的布线方向，垂直的布线可以抑制线间的串扰。
& n- ]1 b' Q/ z) [& y! i; q规则六：高速PCB设计中的拓扑结构规则
在高速PCB设计中有两个最为重要的内容，就是线路板特性阻抗的控制和多负载情况下的拓扑结构的设计。在高速的情况下，可以说拓扑结构的是否合理直接决定，产品的成功还是失败。
: G6 u6 S/ j3 N
7 ~7 f7 {5 |8 W9 b2 H5 I. o$ z. b
如上图所示，就是我们经常用到的菊花链式拓扑结构。这种拓扑结构一般用于几Mhz的情况下为益。高速的拓扑结构我们建议使用后端的星形对称结构。
规则七：走线长度的谐振规则
2 v3 h9 r$ P" @( g, E8 E

/ P, P4 a9 Q3 S5 n5 F) l' Z( G, {检查信号线的长度和信号的频率是否构成谐振，即当布线长度为信号波长1／4的时候的整数倍时，此布线将产生谐振，而谐振就会辐射电磁波，产生干扰。
! l5 V8 G6 S6 c! ^  C$ g  q规则八：回流路径规则
+ Z2 M2 j) o2 c% w* x$ h& D/ ^

所有的高速信号必须有良好的回流路径。近可能的保证时钟等高速信号的回流路径最小。否则会极大的增加辐射，并且辐射的大小和信号路径和回流路径所包围的面积成正比。
规则九：器件的退耦电容摆放规则



退耦电容的摆放的位置非常的重要。不合理的摆放位置，是根本起不到退耦的效果。退耦电容的摆放的原则是：靠近电源的管脚，并且电容的电源走线和地线所包围的面积最小。
# a. P. k" A8 w) `( a/ m
' f  H% M' y- O. ?5 q

J_J

学习学习

winson

学习学习，还想问一下 如何避免开环和闭环走线
. q$ Z  ^% y4 v4 o: O# c