|

随着信号上升沿时间的减小,信号频率的提高,电子产品的EMI问题,也来越受到电子工程师的重视。 高速pcb设计的成功,对EMI的贡献越来越受到重视,几乎60%的EMI问题可以通过高速PCB来控制解决。中国IC" g0 O5 n8 G- D1 ~
规则一:高速信号走线屏蔽规则
. c* D; k& _+ ` m# N7 v, v
% Q* P8 |5 C( i( a$ c; w3 V& P
% a+ r3 {2 u3 F$ b! J. L* i上图所示:在高速的PCB设计中,时钟等关键的高速信号线,走需要进行屏蔽处理,如果没有屏蔽或只屏蔽了部分,都是会造成EMI的泄漏。 建议屏蔽线,每1000mil,打孔接地。0 Z' Y% m {) b
规则二:高速信号的走线闭环规则7 S- F* C9 |: ]+ D8 Q. V1 W# }( \
由于PCB板的密度越来越高,很多PCB layout工程师在走线的过程中,很容易出现这种失误,如下图所示7 M) ?/ b' t, |/ G# o
) O2 ^+ k7 i( f/ T
3 h( J8 d4 t4 ?时钟信号等高速信号网络,在多层的PCB走线的时候产生了闭环的结果,这样的闭环结果将产生环形天线,增加EMI的辐射强度。
^5 @" o$ k& x规则三:高速信号的走线开环规则/ l+ A' j5 s% D; L) U; r8 y0 O; U
规则二提到高速信号的闭环会造成EMI辐射,同样的开环同样会造成EMI辐射,如下图所示:
, ?" T. ^% G# q& `* C: w' k4 \) e* C1 W' i0 v) X' s o5 R
$ L6 F% a. i6 [* V u9 ]
时钟信号等高速信号网络,在多层的PCB走线的时候产生了开环的结果,这样的开环结果将产生线形天线,增加EMI的辐射强度。在设计中我们也要避免。
, d9 h6 c4 Y# W0 k规则四:高速信号的特性阻抗连续规则% i* ^8 s2 H6 g- i
高速信号,在层与层之间切换的时候必须保证特性阻抗的连续,否则会增加EMI的辐射,如下图:
9 Q6 k8 j p+ D5 t: `9 ]( r. u8 u1 r
7 ]' i1 V! I2 R; j7 ]. F
4 L; L! V8 F! f: M3 {. r
' F& Y* }) r( H( p v5 E也就是:同层的布线的宽度必须连续,不同层的走线阻抗必须连续。4 K' C# o `7 f/ p
规则五:高速PCB设计的布线方向规则
" y O' u' p. e( e0 S3 U( S8 M相邻两层间的走线必须遵循垂直走线的原则,否则会造成线间的串扰,增加EMI辐射,如下图:
( z5 [( s+ |1 N' @6 h" a- R2 V- L" D/ l0 { R; \1 y5 s
/ j" O5 I) c8 K0 `* ]
相邻的布线层遵循横平竖垂的布线方向,垂直的布线可以抑制线间的串扰。0 | s$ r$ V5 O/ m
规则六:高速PCB设计中的拓扑结构规则
* v9 B1 W$ Y, S在高速PCB设计中有两个最为重要的内容,就是线路板特性阻抗的控制和多负载情况下的拓扑结构的设计。在高速的情况下,可以说拓扑结构的是否合理直接决定,产品的成功还是失败。
, S' [# }$ ^8 G/ n: p0 H0 l" v0 P" e2 `, s4 D! E: e
; h6 y; x8 i. \( @( M
如上图所示,就是我们经常用到的菊花链式拓扑结构。这种拓扑结构一般用于几Mhz的情况下为益。高速的拓扑结构我们建议使用后端的星形对称结构。0 O1 `; y* b9 x- ]: M; H+ n
规则七:走线长度的谐振规则5 W% L: w k! b% _+ R- V5 R
; W" _+ ]7 M1 l% t1 B5 t, a
7 a7 T- ^" K2 q9 ^3 n6 r检查信号线的长度和信号的频率是否构成谐振,即当布线长度为信号波长1/4的时候的整数倍时,此布线将产生谐振,而谐振就会辐射电磁波,产生干扰。$ ?& z* I8 w& M% I
规则八:回流路径规则. C! n4 w( j: W" D6 d
* K& S: i1 N7 _! q
& E; T! K4 Y) i6 r* m, z7 K2 s
所有的高速信号必须有良好的回流路径。近可能的保证时钟等高速信号的回流路径最小。否则会极大的增加辐射,并且辐射的大小和信号路径和回流路径所包围的面积成正比。# v2 j: _0 a- l9 E% f3 c8 ?
规则九:器件的退耦电容摆放规则
/ g% M0 S8 P5 @6 M) s0 H' c$ {7 s& z( A+ L& z" D4 t$ y* n/ ?
, j4 g: j) L. B
0 g" g( ?# q7 H: F2 M( ?
退耦电容的摆放的位置非常的重要。不合理的摆放位置,是根本起不到退耦的效果。退耦电容的摆放的原则是:靠近电源的管脚,并且电容的电源走线和地线所包围的面积最小。, q( V) S/ C: A$ i- z9 u. N
5 M& C- r4 _3 D4 }+ t |
本帖子中包含更多资源
您需要 登录 才可以下载或查看,没有账号?立即注册
x
|