弟子计学员-小智-SDRAM模块心得总结

YZDZ

SDRAM模块完成总结：SDRAM:Synchronous Dynamic Random Access Memory，同步动态随机存储器，同步是指内存工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写，SDRAM虽然不像它的弟弟DDR那样讲究但是还是要穿衣服的 哈哈  本来说它的速率不是很高可以不用做等长但是为了规范起见数据线和地址线的等长都给做了。
布局方面注意事项：
1.当只有一片SDRAM时，采用点对点的布局方式，当有两片SDRAM时可以采用顶底对贴的布局方式或者采用同一面布局的方式（空间允许建议采用），当采用同一面的布局方式时要注意它们与CPU要严格对齐。
2.尽量的靠近CPU放置减小线长减小干扰，SDRAM到CPU的中心距离推荐    1.当中间无排阻时  900~1000min  2.当中间有排阻时  1000~1300min。
布线方面注意事项：
1.本模块推荐采用4.5~5min的线宽 太细了增加成本和生产难度（具体根据BGA的情况）
2.SDRAM分为地址线和数据线，在拉线的时候要严格把它们区分开，把它们设置为一组一组的类便于区分，方便之后的拉线等长处理
3.布线时数据线尽量的同组同层减小干扰，尽量让时序匹配.
4.走线尽量满足3W原则
5.时钟线尽量包地处理
其他重点注意事项：
1.所有线最好都按照时钟线等长
2.数据线的误差范围最好在-/+50min
3.地址线的误差范围最好在-/+100min
4.可以采用T点与菊花链两种拓扑方式






菊花链拓扑结构


T点拓扑结构

仍有很多不足 望大神们批评指正

lhtlhtl

不错