Allegro 6层 1217PM1评审 PCB论坛公益评审报告：20181221

凡亿刘老师

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com) * K: m( ^) C: }) x, o/ \6 {3 D- _- l
------------------------------------------------------------------------------------
7 N, [& r/ X7 N5 q0 L6 d/ `使用前请您先阅读以下条款:& V2 l% [# m" i  Q& ~
1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！
( O* G9 D( I' V* P# p4 D- s. Z! r2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员- ]' m4 Q: y6 ]/ D3 t- e
3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责
7 I! ?9 c5 C' s9 r- b( Q0 J+ l1 K------------------------------------------------------------------------------------
6 Z" @) R4 l# Q* r7 R2 Q

1、DDR的走线信号应该全部包裹在1.5V的分割电源之内

2、包地包完全，不是一段一段的，这样还不如不包地

3、HDMI信号应该要参考数字地部分

4、PGND DGND分割是要所有的层都分割，并不是把PGD当成一个电源处理就可以了

( Q9 V5 g+ p: y3 r+ L

凡亿刘老师

5、网口变压器要挖空  网口接变压器那一端差分也按阻抗线宽走 要么加粗处理 全部挖空处理

6、线跟线也太近了  保证3W间距  蛇形线那个间距也太近了
8 W% L8 ^  r4 ~0 V2 v; j$ X. g
7、时钟信号 保证间距 不要太近了  不要大量换孔 黄色的是是时钟信号
  
8、BGA表层不要铺铜  不要处理电源 扇孔就行 内层处理电源

; i: N2 O8 P/ Y  ~0 S9、电源分割的太零碎了 这么大个板子 尽量保证平面的完整性
6 M) s5 k/ H3 W& E6 F  
0 Z. k2 l5 A; T4 K: j& }
; A; Z# `1 d6 k4 ^+ r3 H# g& R

yangxf0120

谢谢分享Allegro 6层 1217PM1评审 PCB论坛公益评审

2682439952

谢谢分享Allegro 6层 1217PM1评审 PCB论坛公益评审

大河海

学习学习，

yangxf0120

谢谢分享 6层 1217PM1评审 PCB论坛公益评审

5f27d742c5b3083

谢谢分享Allegro 6层 1217PM1评审 PCB论坛公益评审

生命力外交政策雇佣

8 ]! Y5 L1 e/ K- n5 {3 W3 M0 C+ t; A7 y; W7 h! k+ p
谢谢分享Allegro 6层 1217PM1评审 PCB论坛公益评审

IRENE

谢谢分享Allegro 6层 1217PM1评审 PCB论坛公益评审