您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com) ( p8 O, v7 ?$ }) K* ~" b. I4 h, G+ J+ ^" K
------------------------------------------------------------------------------------$ ~# o+ p+ F/ E3 x% h- [ D% d. B( l7 A: y3 ?
使用前请您先阅读以下条款:: k' C$ T5 ~7 k1 Z; a5 W6 C7 G9 s
/ v) x6 H& Y% J8 E5 C1 g: ?1.评审PCB全程保密不外发,评审之后会进行文件删除,介意者不要发送文档!, D( i* |- o5 P/ G( \0 `% [ O0 A+ _9 a' Z/ ~" {. B J" k
2.评审报告只是局部截图并添加文字说明,如需更详细的请内容请联系我们评审人员
% x' X. \* k- f6 p& Z7 H6 a+ y" X& N3.评审意见仅供参考意见,由此造成的任何相关损失网站概不负责# A* M) Z6 g3 M3 u) I4 v3 E' ?1 Q7 C2 s3 M& z9 g% ^- L5 e
------------------------------------------------------------------------------------ m `4 @: b/ l2 A, g
由于没有原理图,只能对pcb的主要部分进行检查。 一.布局问题: 布局上没什么问题,器件的摆放对齐的很漂亮 二.布线问题: 1.【问题分析】:DRC检查,pcb中还存在开路的情况。 【问题改善建议】:建议画板后进行DRC检查,是否存在问题。请将开路的网络进行连接。 2.【问题分析】:晶振的不线存在问题, 【问题改善建议】:晶振走线要考虑π型滤波。 3.【问题分析】:地层使用正片层,做敷铜处理,板子的平面割裂比较严重,平面不完整,容易产生不良的信号返回路径,对于平面的参考也不利。 【问题改善建议】:建议使用负片层,直接对平面进行分割,同时修改下内层铜皮到孔的规则,消除多个孔而导致的平面割裂。 [size=12.0000pt]4. 【问题分析】:电源层使用正片层,敷铜只有一小部分,不能给其他层提供一个完整的安靠平面;同时也造成了平面割裂,影响同上。 【问题改善建议】:建议使用负片层,直接对电源进行分割;建议把VDD5-ISO放到顶底成处理,留2个大电源,尽量保证平面的完整。 5.【问题分析】:顶底层没有敷上地铜。 【问题改善建议】:建议顶底层都敷上地铜(做好不同地的分割),缩短回流路径。 三.生产工艺: 1.【问题分析】:部分丝印与丝印之间的距离太近了,生产制板之后会造成显示不清楚的情况,也不利于后期的处理。 【问题改善建议】:板子空间比较大,建议距离拉开点,便于后期的维修焊接。 2.【问题分析】:pcb中的过孔基本上开窗了;生产制板之后,裸露的部分容易氧化以及造成pcb板短路的情况。 【问题改善建议】:建议对这些过孔进行盖油处理。 0 x6 u' f. f4 H$ g
|