电子产业一站式赋能平台

PCB联盟网

搜索
查看: 2637|回复: 1
收起左侧

[文件已评审] AD 2层 CC1310板评审报告20190130

[复制链接]
发表于 2019-2-14 17:46:27 | 显示全部楼层 |阅读模式
您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com) ( p8 O, v7 ?$ }) K* ~" b. I
( ^7 U0 w) h) G' r6 U! ?( n------------------------------------------------------------------------------------$ ~# o+ p+ F/ E3 x% h- [4 s" [  M9 @. G- p3 V$ H
使用前请您先阅读以下条款:: k' C$ T5 ~7 k1 Z; a5 W6 C7 G9 s
: n) m6 ^, k) d, Y( [* O9 [0 {0 E1 D4 j1.评审PCB全程保密不外发,评审之后会进行文件删除,介意者不要发送文档!, D( i* |- o5 P/ G( \0 `% [
* i" @+ }  f; F5 b1 f7 K0 V3 N5 o2.评审报告只是局部截图并添加文字说明,如需更详细的请内容请联系我们评审人员
8 W% P7 O* e, j5 t- d3.评审意见仅供参考意见,由此造成的任何相关损失网站概不负责# A* M) Z6 g3 M3 u) I4 v3 E' ?1 Q7 C2 s
  B7 W& C3 c, ]1 m# z3 Z------------------------------------------------------------------------------------
1 Y0 u8 e5 A2 l3 q
一.布局问题
1.问题分析】:电源VDDS的滤波电容的摆放存在问题,离对应的管脚太远了,完全起不到滤波效果;同样VDDR的也一样。
问题改善建议】:建议滤波电容靠近对应的管脚摆放。
2.问题分析】:晶振Y1的摆放里管脚太远了,且滤波电容也放的太远;Y2有源晶振也一样。
问题改善建议】:晶振靠近管脚摆放,且先经过滤波片电容,布局走线都要考虑π型滤波;晶振是干扰源,他的下方不能放器件和走线。
3.问题分析】:天线A1的布局存在问题,线的走向也是绕来绕去,严重的影响了信号。
问题改善建议】:对于天线的布局布线要考虑线尽量短,且尽量走直,如有转角,建议使用弧形转角。
二.布线问题:
1.问题分析】:板中还存在较多的尖角铜和孤岛铜;尖角铜皮会对信号产生折射,孤岛铜皮在生产时容易掉落或翘起,对板子造成不良影响。
问题改善建议】:建议细致检查下铜皮,放置cutout对孤岛铜和尖角铜进行割掉处理。且把小器件和晶振器件中间的铜割掉。
2.问题分析】:箭头所指的3根线把一大把的线栏死,转了这么大的一个弯。(板中多处这样,建议再检查)
问题改善建议】:建议移动这3根线,调整下,布线时,我们不要因为小部分的线而使大把的线绕路。
3.问题分析】:顶层敷铜而底层没有敷铜。
问题改善建议】:考虑成本的问题的话,可以这样操作;但建议顶底层敷铜,且在空闲处打上地孔,缩小回流路径。
4.问题分析】:VDDR应该是个大电流。10mil的线宽是不够的。电流大,载流不够可能会烧坏。
问题改善建议】:建议对齐进行加粗。(可以根据经验值,大概20mil过1A来增加线宽)
三.生产工艺:
1.问题分析】:如下图,器件都叠在一起了,这样会导致器件焊接不上的情况。
问题改善建议】:板子空间还是比较空闲的,建议尽量拉开间距。

2 v9 o- B; b$ k

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复

使用道具 举报

8

主题

318

帖子

1235

积分

三级会员

Rank: 3Rank: 3

积分
1235
发表于 2019-2-15 14:47:14 | 显示全部楼层
学习学习,
回复 支持 反对

使用道具 举报

发表回复

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


联系客服 关注微信 下载APP 返回顶部 返回列表