AD 2层 BOSCH_ZIGBEE板评审报告20190213

凡亿刘老师

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com) ( p8 O, v7 ?$ }) K* ~" b. I
7 }3 H9 ~0 o' O' A, L# H; h/ M------------------------------------------------------------------------------------$ ~# o+ p+ F/ E3 x% h- [
+ g3 {! I% K& v2 l4 N使用前请您先阅读以下条款:: k' C$ T5 ~7 k1 Z; a5 W6 C7 G9 s
9 E1 ^! r8 D7 g1 x$ o" v% [1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！, D( i* |- o5 P/ G( \0 `% [
2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员
3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责# A* M) Z6 g3 M3 u) I4 v3 E' ?1 Q7 C2 s
------------------------------------------------------------------------------------
一．布局问题：
1.【问题分析】：通过丝印不难看出，器件挨的太近，这样不利于器件的焊接。
【问题改善建议】：板子整体的空间是比较大的，可以将器件的间距拉开些。
& p: X6 r8 s" P/ o/ |: E, [6 w
( _, s! l" D6 P+ g  ]! o2.【问题分析】：滤波电容的摆放存在问题,有的离管脚太远或者没在管脚边；这样不能很好的起到滤波作用。
  N( s. a" ~- F【问题改善建议】：滤波电容靠近对应的管脚摆放，对于CPU上的多个管脚，尽量保证，一个管脚一个对应的滤波电容。
: A) ?# h% ?( p  [. N! H9 ]
二．布线问题：
$ n( E9 I; D8 ~7 \5 x8 F! A; |- `1.【问题分析】：差分USART的走线存在问题，单根换层走线，这样会影响差分的信号。
" N" Z! L/ S4 j2 [7 E' `【问题改善建议】：差分走线同组同层，换层的话，两根一起换层走线。
% i$ F% e6 @1 v  T6 {9 V
: j! u2 ]5 \! u6 N* q$ q2 H  i% P2.【问题分析】：时钟线能一次拉直的情况下，板中却转了个弯。
【问题改善建议】：信号线能拉直就拉直，多转弯容易产生不良反射影响信号。且时钟线建议包地处理；不包地就保证他和其他信号线之间有足够的间距。
& H, g: m9 c: R! {6 \! h3 o" |
3.【问题分析】：板中类似此种的尖角铜和孤岛铜没有割掉。尖角铜皮会对信号产生折射，孤岛铜皮在生产时容易掉落或翘起，对板子造成不良影响。
【问题改善建议】：建议细致检查下铜皮，放置cutout对孤岛铜和尖角铜进行割掉处理。
) Q5 H# `; ^4 ~" L4 ~6 T
+ D, a* q+ M; b8 `& g! n1 Z4.【问题分析】：PCB中的过孔感觉打的比较乱，板子密度不大的情况无影响，但对于密度大的板子来说，杂乱的打孔会严重的影响后期的扇孔布线。
9 e; A! i4 v; l6 S" ]8 l! @【问题改善建议】：建议打孔走线时多使用等间距及对齐命令，养成好习惯。

9 P8 M) d5 }" F) X* Y% o
0 f2 t) V1 P2 Z$ S$ f6 J: d

大河海

学习学习，

李岩华

你好，学习了，但是最后一个问题过孔杂乱是何含义，不是很理解，可以进一步说明吗？

zhidai

积累学习，共同进步