AD 2层 SYS60板 板评审报告20190119

凡亿刘老师

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com) 8 X# q  I) N- W6 o0 A- o+ V
------------------------------------------------------------------------------------& Z. q0 A: [4 ]9 L3 R. f+ @$ N
) i/ W2 l% Z2 f+ I3 j4 h使用前请您先阅读以下条款:
1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！
+ n5 w. C9 t, `4 C7 F2 K6 n' f3 |2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员8 i/ r4 a& {& B
3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责1 R/ a* u; |- D
: g) b) ]2 g& N------------------------------------------------------------------------------------
( m' h, M/ d  n8 s+ @$ f一．布局问题：
1.【问题分析】：器件的摆放有点乱，既不美观，且对后期的扇孔和布线存在不好的影响。（特别是一些高密度板子）
【问题改善建议】：建议布局时，多使用对齐和等间距命令。
  m# ]8 X/ _. M
二．布线问题：
* _3 t( a# K9 p6 m1.【问题分析】：如图所示，板中还存在开路，分别是5V和GND以及 SIP
: Y$ `! t6 D0 C' g: z0 h: {7 _【问题改善建议】：建议画完板后进行DRC检查。将开路连接上。

+ A0 z- O- Y0 g% f' K2.【问题分析】：整个pcb的地网络都没连接上。
【问题改善建议】：建议对地网络焊盘可以扇孔时打孔引出，留好位置，最后使用整版地铜连接，且可以在空闲处打上回流过孔。

- H% |% P3 c# m# T* f5 }3.【问题分析】：pcb中走线多处出现直角和锐角，这样会产生不良的信号反射，影响信号。
* B+ S& t6 C) }' J【问题改善建议】：建议使用fill修改成钝角，或者添加泪滴。

7 q3 k1 ]2 Z6 X) n* X# n/ T4 r4.【问题分析】：晶振的走线存在问题，进入晶振后再反回到滤波电容，这样滤波电容就没意义了，且晶振下方穿线了。
【问题改善建议】：晶振的走线考虑π型滤波，如下图。晶振是个干扰源，下方不能穿线。
  
5.【问题分析】：如下图所示，板中还存在stub线，这会产生天线效应影响信号。
【问题改善建议】：建议DRC检查时，把stub线也选上，检查出来后，将stub线删除。
1 {# G/ w8 H$ g1 X: U
6.【问题分析】：光耦中间穿线了，这样会影响重要的信号。
【问题改善建议】：光耦中间的线移开，且铺铜时光耦中间挖空处理。
9 ^% R/ t- Y4 @
6 Q/ Q3 k9 \! v' A/ {8 y2 d7.【问题分析】：电源线换层导线变细了，可能会出现瓶颈，且1个过孔是否足够。
  H, D+ n5 h4 H0 @; _【问题改善建议】：非必要情况下，尽量保持线宽一致，0.5mm过孔过1A的经验值来增加过孔的数量。
+ w8 H* |% ^  R  H  
8.【问题分析】：如下图所示，走线形成环路了。
& S  V9 J+ p& |6 j【问题改善建议】：建议将多余的线删掉，增加载流的话，建议增加导线宽度或敷铜。

9.【问题分析】：过孔的尺寸样式太多，增加生产成本。
【问题改善建议】：通常过孔的尺寸样式不能超过3种。
6 k8 L  K! I0 d& L
10.【问题分析】：如下图所示，3.3V的走线存在回路。
4 B  M' h& S# ?【问题改善建议】：建议下图那样修改。
2 ]" P# L) n+ \0 q# {3 E, j- E1 d/ A  
7 b2 g- v# u7 H' [. M, p3 m
三．生产工艺：
1.【问题分析】：丝印这样调 不美观。
【问题改善建议】：常规的丝印和器件方向一致。
4 w) C( k; e+ `# h+ ?$ b8 z' i# _
9 D  S: i4 Q, V* R3 k& n$ y  V
  t  _1 j- @% b" o! ^+ J

大河海

学习学习，

yilanlan

9 H& }. w' Q: S, c学习学习，

zhidai

积累学习，积累学习