您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com) 8 X# q I) N- W6 o0 A- o+ V
4 U$ X* N1 t3 l5 l. \------------------------------------------------------------------------------------& Z. q0 A: [4 ]9 L3 R. f+ @$ N# m, F* F M& `1 M4 t
使用前请您先阅读以下条款:
0 W7 S7 l# S* y& g1.评审PCB全程保密不外发,评审之后会进行文件删除,介意者不要发送文档!
7 m, q3 \# G% ~/ u* C- H6 r4 k2.评审报告只是局部截图并添加文字说明,如需更详细的请内容请联系我们评审人员8 i/ r4 a& {& B
B$ [8 M4 p. N3.评审意见仅供参考意见,由此造成的任何相关损失网站概不负责1 R/ a* u; |- D
5 C) d$ i8 H7 |/ p2 R/ _ d------------------------------------------------------------------------------------ |
|
没有原理图,只能对pcb主要部分进行检查; 一.布局问题: 二.布线问题: 1.【问题分析】:晶振的不局和走线存在问题。 【问题改善建议】:晶振走线布局都要考虑π型滤波,且它是个干扰源,建议包地隔离。 2.【问题分析】:pcb中多处使用fill;这样会产生直角,且fill不会避让,容易出错。 【问题改善建议】:建议电源处使用铜皮。 3.【问题分析】:如下图所示,pcb中存在多处直角,容易产生不良信号反射,影响信号。 【问题改善建议】:建议使用fill填补成钝角,或者添加泪滴。 4.【问题分析】:电源层的平面分割比较严重,不利于参考,且容易出现跨区域现象。 【问题改善建议】:建议小电源可以顶底层处理,大电源在电源层处理,尽量保持平面完整。 5.【问题分析】: 【问题改善建议】:建议顶底层敷地铜,可以在空闲处打上回流地孔,缩短回流路径。 6.【问题分析】:两边大铜皮,中间窄线连接,会出现电流瓶颈的情况,电流过载,容易烧坏。 【问题改善建议】:建议中间使用宽铜皮连接,保证载流能力。 [size=12.0000pt]7. 【问题分析】:时钟线信号重要,且容易受到影响,pcb中间距不够。 【问题改善建议】:建议对时钟线进行包地处理或者与其他信号线保证3W的间距。 8.【问题分析】:如下图的信号,设计者定义的是电源信号,却用信号线的宽度的线连接,载流不够,会出现瓶颈。 【问题改善建议】:建议加粗,或使用铜皮连接。 三.生产工艺: 1.【问题分析】:所有过孔开窗,生产后,这些过孔裸露的部分容易被腐蚀氧化,出现短路的现象。 【问题改善建议】:建议对过孔进行盖油处理。 1 y9 n* F& q, q3 Z6 l# j
|