SDRAM--菊花链 & T--AD--冉彬彬--V1.PcbDoc

15255156356

一点心得：
      1. 理解 T点 & 菊花链 概念
      2.BGA出线 （同组同层，远离2行焊盘扇出，电源孔都先保留后期再合并）          a.我是先从SDRAM 往BGA走 ，发现走不通
          b.我又从BGA往SDRAM走，发现有些绕，还比较丑。
          c.最后  最后  最后  我把SDRAM的孔，带网络复制到 BGA边上，大致理顺BGA的出线，把线路走通，再优化线路 。

      3.间距满足3W原则；数据线误差范围控制在±50mil；地址线误差范围控制在±100mil
          等长部分：先找出组中最长的线（不能再短了），其他线以此长度绕等长，如果发现空间不够了，别慌，在不改变其他走线长度的情况下，上下平移or左右平移，推挤出空间在继续。
                          注意一组线中中间的那根（先为其尽量预留绕等长空间）。
      4.等长走线 尽量咬合（类似 两只手交叉握住）也就是 有两条 两条线 是并行的,
      5.理解并会模仿叠层 （几层  各层介质  厚度计算）

另 此图已自查   ！
@郑振宇_Kivy   描述不足之处，还请多多指正 谢谢！

Kivy

走线一定需要先从密的部分走向不密的部分

15255156356

恩 知道了 谢谢！

Kivy

设计做得很好  误差等长方面基本OK