减少PCB板电磁干扰的4个设计技巧

中信华

    电子设备的电子信号和处理器的频率不断提升，电子系统已是一个包含多种元器件和许多分系统的复杂设备。高密和高速会令系统的辐射加重，而低压和高灵敏度会使系统的抗扰度降低。

6 F; `7 `. Z$ ]  r4 a5 R( h: f    因此，电磁干扰（EMI）实在是威胁着电子设备的安全性、可靠性和稳定性。我们在设计电子产品时，PCB板的设计对解决EMI问题至关重要。

4 U8 v  u/ T8 u$ o2 N2 s    本文主要讲解pcb设计时要注意的地方，从而减低PCB板中的电磁干扰问题。
' [0 M% S; U; G2 q
" y* |' {2 ^$ r& W' T5 O    电磁干扰（EMI）的定义
- l# D5 O" R4 r; w$ V
    电磁干扰（EMI，ElectroMagneTIcInterference），可分为辐射和传导干扰。辐射干扰就是干扰源以空间作为媒体把其信号干扰到另一电网络。而传导干扰就是以导电介质作为媒体把一个电网络上的信号干扰到另一电网络。在高速系统设计中，集成电路引脚、高频信号线和各类接插头都是PCB板设计中常见的辐射干扰源，它们散发的电磁波就是电磁干扰（EMI），自身和其他系统都会因此影响正常工作。

4 R, P0 k, n$ U- b' ~    针对电磁干扰（EMI）的PCB板设计技巧

( ?  T# _+ q/ X; t! x    现今PCB板设计技巧中有不少解决EMI问题的方案，例如：EMI抑制涂层、合适的EMI抑制零件和EMI仿真设计等。现在简单讲解一下这些技巧。

2 J% L+ q! G1 t/ {7 }$ t    1、共模EMI干扰源（如在电源汇流排形成的瞬态电压在去耦路径的电感两端形成的电压降）
* d9 J2 D. V3 }8 F: X6 G
4 b8 y% l2 g% p6 I5 C( L. h    在电源层用低数值的电感，电感所合成的瞬态信号就会减少，共模EMI从而减少。

+ Q2 I1 l% }: q; L4 {  c    减少电源层到IC电源引脚连线的长度。

    使用3－6mil的PCB层间距和FR4介电材料。
! N5 C$ X, S! P% @  x
    2、电磁屏蔽

& {4 ^; j: T. }9 }+ T7 j2 V% Z    尽量把信号走线放在同一PCB层，而且要接近电源层或接地层。

    电源层要尽量靠近接地层
6 X2 Z; p. ~' P! ?0 E8 Q9 P/ t: a
  u) X$ ~3 o& V4 |    3、零件的布局（布局的不同都会影响到电路的干扰和抗干扰能力）

' D; ~6 a% h5 b% R    根据电路中不同的功能进行分块处理（例如解调电路、高频放大电路及混频电路等），在这个过程中把强和弱的电信号分开，数字和模拟信号电路都要分开

- l: \/ h8 ^6 X! f- r* r' q5 n! p    各部分电路的滤波网络必须就近连接，这样不仅可以减小辐，这样可以提高电路的抗干扰能力和减少被干扰的机会。
) |7 {- x$ K! u/ `
    易受干扰的零件在布局时应尽量避开干扰源，例如数据处理板上CPU的干扰等。
* S% g! z1 h4 {
9 U4 p% s) X8 \$ ?    4、布线的考虑（不合理的布线会造成信号线之间的交叉干扰）
, {( i1 ^1 n8 }
2 @4 s2 f& i% L' N- O! ~( Z    不能有走线贴近PCB板的边框，以免于制作时造成断线。

: }3 v2 e4 v- e3 Y    电源线要宽，环路电阻便会因而减少。

: J! T" e7 J6 ?) W- B( y    信号线尽可能短，并且减少过孔数目。

+ \+ N( t. {% z. z    拐角的布线不可以用直角方法，应以135°角为佳。

: w- d+ f: F2 O    数字电路与模拟电路应以地线隔离，数字地线与模拟地线都要分离，最后接电源地。
+ k+ [9 x5 ~& }, [/ E- q6 r
    减少电磁干扰是PCB板设计重要的一环，只要在设计时多往这一边想自然在产品测验如emc测验中便会更易合格。

5 T/ \  a' {- k1 [; s; U