等长

凡亿-彭老师 · 发表于 2019-9-24 14:14:34

在布线完成后，这里以SDRAM为例，要对SDRAM信号线进行等长处理，以满足时序要求。SDRAM的信号可分为数据线、地址线、控制线、时钟线，走线时要同组同层，间距满足3W原则，每组数据线的等长误差范围为+-50mil，地址线、控制线、时钟线的等长误差范围为+-100mil。

游客，如果您要查看本帖隐藏内容请回复

每天学习一个技巧，日积月累你也是专家！
使用前请您先阅读以下条款:
1、转载本站提供的资源请勿删除本说明文件。
2、分享技术文档源自凡亿教育技术验总结分享！
3、表述观点仅代表我方建议，不对直接引用造成损失负责！

--------------------------------------------------------------

更多技术干货文章推送，请关注凡亿PCB 公众微信号！

3731452yjm · 发表于 2019-9-24 14:46:16

风啸天 · 发表于 2019-9-24 15:25:20

我就是想学习学习

紫阳帝尊 · 发表于 2019-9-27 19:03:53

谢谢楼主分享

18831848502 · 发表于 2019-11-7 11:23:31

xuejinzhou · 发表于 2019-11-10 12:30:16

谢谢楼主分享

78063213@qq.com · 发表于 2019-11-11 08:39:09

每日学习一技巧

无限不循环 · 发表于 2020-2-28 16:46:54

6666666666666666666666

Rabbit · 发表于 2020-3-6 22:12:16

111111111111111

ouerfadai · 发表于 2020-3-6 22:15:17

每日学习一技巧

[PCB技术] 等长