Altera原厂多层 Stratix IV GT信号完整性硬件开发板原理图 +pcb

茫人2011 · 发表于 2019-11-13 22:47:54

这个板子有原理图和pcb，allegro格式的。

-08:00C656联盟网1945..png

开发套件组成

Stratix IV GT版收发器信号完整性开发套件包括：

Stratix IV GT开发板
安装的器件
EP4S100G2F40I1N
配置状态和设置单元
FPP配置*
嵌入式USB-BlasterTM下载电缆
时钟
板上时钟振荡器：50 MHz, 100 MHz, 644.53 MHz和706.25 MHz
SMA连接器，为收发器参考时钟提供外部差分时钟。
通用用户输入/输出
DIP和按键式开关
LED2
LCD
存储器件
64-Mbyte同步闪存(主要用于FPGA配置)
元件和接口
6个与SMA连接器连接的全双工收发器通道
所有通道都支持11.3-Gbps数据速率
6个与FCI Airmax连接器连接的全双工收发器通道
收发器相关电源功耗测量电路
可以通过香蕉型插头提供所有(唯一)电源电压
温度测量电路
管芯温度
环境温度
RJ-45插头和10/100/1000Base-T以太网PHY
背板在6.5 Gbps时的驱动能力
收发器信号完整性开发套件通过FCI连接器插头直接与FCI背板(不包括)连接9 C% p6 H1 h& Z
结合另一块信号完整性开发套件或者FCI子卡(不包括)进行全面的端到端背板通道分析
应用软件GUI
与平台无关$ r& l" o& g) `, `
通过JTAG与PC连接;
嵌入式Blaster
用户可控
VOD和预加重设置
均衡器设置
测试码型
状态指示器
误码数量
BER
锁定信号
EyeQ在器件接收器重建眼图，监视均衡后的信号完整性(高达6 Gbps)

下载地址：

游客，如果您要查看本帖隐藏内容请回复