电子产业一站式赋能平台

PCB联盟网

搜索
查看: 1906|回复: 0
收起左侧

高速差分过孔特性研究

[复制链接]

193

主题

438

帖子

3641

积分

四级会员

Rank: 4

积分
3641
发表于 2020-4-17 15:21:13 | 显示全部楼层 |阅读模式
一博科技自媒体高速先生原创文 | 黄刚 , {% E( z' M/ N+ D. I3 \
, F- v  v! u6 g* x: x7 j0 g
对于SI工程师而言,没有什么事情比把PCB结构的仿真结果和测试结果拟合上更令他们感到开心的了。因为能做到这一步,说明了仿真的可靠性,进而可以通过仿真解决大部分的问题,这可谓是PCB行业的一大福音。
! S4 w6 y' P/ ]0 L' k' N% ?* y, [8 N9 e
* d" F4 A! i: u- A( G, n' O  C  o! I# p5 J  y1 |
这也是我们高速先生一直以来的梦想,仿测拟合,虽然只是很简单的四个字,但是需要包含的理论知识,软件使用以及测试方法却需要很长时间的积累。高速先生也在这方面一直在做深入的研究,发现这的确是一个苦差事。刚好今年的文章中就有一篇讲得比较透彻的仿真测试拟合的案例,下面我们一起来看看。2 G7 K, s) S4 v) @7 W/ c

/ D. o/ {4 n' t4 J8 U9 J6 N
' b; W, q. M5 M& l/ |题目有点长,但是也很容易理解,讲的就是对差分过孔的分析,分析的方法就是通过仿真和测试进行拟合。
. G4 {0 H: T0 Q5 c2 ]' w4 P- Y" E
/ Y1 [* u/ ~" u2 F) y; t+ u5 U2 h& t9 f. a8 \8 ^! q% W# @
大家可能觉得无非就是一对过孔嘛,会3D仿真的人不用半天就能把它建模出来,测试嘛,投一块测试板,然后把这对孔做上去,通过网络分析仪一测不就OK了吗。恩,总体思路的确是这样,但是随着文章的深入你会发现就有一些因素实际上很难去把控。
& F. u: {  ?* ~$ H( J5 M
5 g, R! Z6 h: E1 a6 l2 M( R, j! y! D5 M% t) A, `0 H# u  v
文章的开场白,首先是对过孔的特性进行一番介绍,例如过孔的危害是怎么样的,会影响阻抗啦,会减缓上升时间之类。4 z$ S- j% W/ G5 H6 |

( R8 r4 N# D7 j4 \4 j) L( f5 e# b9 `7 F* ~9 J" m8 a" V
" i8 x5 i. f! H" N& l
然后给出的总体思路与大家的不谋而合,你会发现除了我们上面说到的那几个核心步骤之外,还多了一些有的朋友可能没听过的步骤,例如de-skew、de-embedding等等,这都是测试中会遇到的专业术语,我们这里先不讲,卖个关子哈。
# X" B5 w% G0 u1 S
4 l; |8 ?! p, j) W! I
4 l$ R0 C& v6 Z: }) P* B& k3 m( v( |6 x' x$ k2 l& I4 l
本文需要进行仿真测试对比的是一对从L7层换到L16层的过孔,通过做一根L7层和L16层的走线把两边去嵌掉,得到我们所关心的过孔结构参数。
1 ^* S  g3 w3 i# `
  V8 y' x" }+ z+ H% l
& b9 v. ~2 {; F$ ]- s& O& S" T6 d. N0 Z
9 K" O/ y. D! C& O: [' ^4 n在去嵌之前,作者先用网分测试出上面三个结构的参数,结果似乎有点奇怪。为什么L16层的走线损耗差得那么厉害,甚至比多一对孔的L7转L16的结构还差呢?这说不过去啊!
% P' b+ n% q, V. Z0 C( K; m" \9 @; e8 ?$ M+ p! N4 c. V7 D

! i' }( t& ]3 W/ k4 A* o当作者看到上面结果的模态转换也是L16层比较差的时候,大概知道了原因,肯定是由于这对差分线的P和N之间有延时差,也就是skew造成的。然后立马把L7和L16的走线的P和N单端线的延时拿出来一比,果然证实了这一点。L16层的P和N的延时非常的大,因此造成了损耗在高频的急剧下降。/ N+ ~8 o, l& L; ^/ D( z. C

8 _- y, q6 Y/ }% x$ i9 i
) \% z) t: ?$ q& y- V
! f, B+ e# o, P" q如果大家没注意这一点,直接拿来去嵌的话会怎么样呢?很可能会得到一个错误的S参数,高于0dB。
) \$ H) n( r. H* H, h3 V2 w, L: @, d
# O$ `2 |$ E0 G1 v$ Y4 ^% }. T) g5 V7 l7 ]/ _3 W2 e7 @: ?, ?5 l
为什么P和N会有那么大的skew?主要原因还是由于玻纤效应的影响。L7层和L16层其实都遇到了玻纤效应,只不过程度不同而已,这也从侧面说明了玻纤效应的概率性。
% W8 E6 d* P9 d. C3 Y
7 {. |9 g5 j: Q& h( X  W. |$ F6 t" I- a
; p4 s" _0 c6 R, ~, P4 U- K9 J
如同前文所说,如果我们就这样去嵌的话,得到了所谓过孔的结果就是下图这样的。; J- Y/ y" z6 Z# m& h7 k8 I
! o8 W8 q9 z# q2 C0 W3 k

6 H* t, A8 U, b  ~5 H
' ?0 t" }, z: o* U9 C那我们应该怎么办呢?难道需要重新再投一板测试板?先不用哈,我们看看能不能在当前测试数据的情况下做一些优化,把skew给去掉,也就是de-skew了。3 t, s) w! F& h/ Y0 ]# f* K
3 U: o" y# N$ ~7 p, K' l% r

$ b, u0 v1 d8 I/ ?( O这是本文最核心的内容,也是最难理解的一步。它通过损耗与相位之间的公式,从中反推出相位差,然后通过补偿的方式把两边的skew抹平。
# T) M$ J5 R; o0 p$ H8 _
% P( Y: {0 n  A) M' F. F/ Y; m: k4 S0 V

0 F- V+ Q+ z& X: L完成这一步运算之后,再来看优化后的测试数据,就会发现,skew的影响基本没有了。/ v$ g; b9 z/ t  i& a
& s( w/ T: I+ B' z
6 j( l% H1 ]& n" K; i( s2 C: u' t: o

# o; B: P' A- b4 f; T* R* U优化后的损耗测试结果就和我们预期的比较吻合了。: b. x/ s+ r0 h+ v' H
. n9 F9 r' y! H
0 K# {' g2 p+ w6 E

9 K# i( M7 i5 u8 y. T这个时候再去通过相关去嵌软件,就能真正的进行去嵌,得到过孔的真实参数。
* T# W2 ?! H# z  \3 F
+ B( J1 _+ j* s& N' o
4 i( l  r% n+ g( E3 ~. n: ^7 z* A. n/ N0 g) W
有了测试结果,后面就要进行仿真了。仿真相对难度小一点,通过对过孔的几个参数进行扫描,考虑一定的加工误差之后,就能确定一组加工后的参数值,从而使过孔的仿真结果和测试结果达到基本的吻合了。1 o" P# d0 k/ C, q6 i
; v5 ]( v; v+ J) x+ M5 D

! M2 |! [8 |- S# Y; d. k# e好,篇幅关系,本文的主要内容就和大家分享到这里了。
" O$ ~$ T- ]3 {4 o2 }5 L& M- \
- u# t: q6 X9 ]: G8 M; `: u' _* Z- y

% q  n0 F( u7 P. y4 b2 G( T& v8 U
1 J# o7 p& |! K* Q# H! g' C
+ M4 B5 i: Z% f# B9 @- V% i

* V" _9 m: g4 F" |  t0 u8 ^5 ?5 h$ T0 w, X( ]. |8 ~
9 {' t6 B. z9 \$ q
1 S: f! ?! n, o: M- D8 P

6 B2 m1 I' p+ p" c2 Q! @+ t4 ?5 {- H5 F# ]  F
8 z  p( A, K$ e+ h

6 M2 e; E2 h# W) ?0 `$ k* B4 M8 s. c  Y$ C

- y4 K  v4 |  ~+ k/ `
- `# J% z3 l6 h+ u- l- ~- }3 }& T; ?, n

' z  b" T6 {; T$ _3 c
! W- l* P- o1 \4 R
/ m, J4 c6 a- ~

' L, A; r  P. j7 b0 R6 c; i8 U( P, P: h4 W5 u

: B, w* [- f# m4 [9 y$ S
一博科技专注于高速PCB设计、PCB生产、SMT贴片、物料代购http://www.edadoc.com
回复

使用道具 举报

发表回复

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


联系客服 关注微信 下载APP 返回顶部 返回列表