EZ4-2片DDR3模块练习

qawsedfffrr · 发表于 2020-4-18 08:48:38

模块心得：先说一下我在做这个DDR3*2的一些感觉，首先这个模块用的是T点拓扑结构和之前SDRAM的菊花链有所不同，其次DDR是BGA的扇出模式和SDRAM又不一样，DDR的T点扇出比较有技巧性，信号拉通是整个模块比较难的一个步骤，数据线因为是同组同层的原因只要错开层基本上就能拉同，有些位置可能就需要通过挪孔的方式去连接上大致上花费的时间不算太多在数据线的拉通；控制线、地址线、时钟线就比较麻烦，因为他们是一个T点的拓扑除了他们的扇孔方式需要技巧由于DDR的一些电源孔和地孔有可能会阻碍到走线空间，在走线的时候又不得不得边走边调整这让走线变的繁琐和难度的提升，这个区域的线赛满了又要想办法从其他地方让个位置出来，在拉控制线的时候T点的孔还有DDR的孔挪了好几回才找到合适的位置连接上2片控制线，因为这个部分消耗了很多的时间以及整体需要不断的调整才能走通走顺所以我认为这个部分是我觉得最难的一个点；其次就是等长的部分，数据线的等长可以说是没什么难度，只要做好3W，等长做到3W，那就是哪里有地方哪里就可以等长，但整体也要紧凑符合3W原则的走在一起这样会比较美观，等待数据线等长完后就到控制部分的等长，因为线是从CPU到T点整体线的宽度被2边的数据线所限制，所以能等长的空间实在是有限，这不得不把先前等长好的数据线又给重新等长把位置让一些出来好让控制线有一些空间等长，等长这个环节就是找地方等长也是和拉通一样又需要不断的调整位置才能够完成，难度不大但是重复性工作增加。在最后完成的一步忘记了把时钟的端接电阻给放到T点所以又要整体调整，还好位置能够让出来不会很长时间，所以在做T点等长前要放好端接电阻不然后期有可能没法让出位置。