电子产业一站式赋能平台

PCB联盟网

搜索
查看: 4481|回复: 0
收起左侧

走线不走心,迟早会返工

[复制链接]

217

主题

507

帖子

4450

积分

四级会员

Rank: 4

积分
4450
发表于 2020-5-21 14:22:02 | 显示全部楼层 |阅读模式
作者 | 姜杰(一博科技高速先生团队队员)
0 w! [$ a7 j: O1 {: Z
! p1 G2 ?! B" Q0 f* v. I
走线熙熙,汲汲交期;走线攘攘,亟亟归档。
: Y) z7 X  N8 h7 c6 O/ d& e) q项目伊始,高速先生的内心其实是抗拒的,因为实在看不出仿真的必要:目标信号是DDR3L,数据速率最高800Mbps,地址控制类信号走线拓扑为一拖二、T型拓扑。信号普通、速率寻常、拓扑简单。! \9 [: z4 L0 L: y6 I

3 e7 h/ ]# m) k8 y( q- e/ Y+ v! j# j: Z' I$ H" b
架不住客户的一再坚持,加上前期项目介入阶段,客户言辞闪烁,提供PCB文件时也不大爽快,似乎有难言之隐,高速先生渐生警觉——事情可能并没有想象的那么简单。客户最终还是提供了单板文件,不过一直强调是外协设计的。
$ m: g$ @0 `+ F! g5 t4 P5 Z4 X. K/ F9 [8 f
打开板子仔细查看,却是险象环生,高速先生精神为之一振,心里大概有了谱。虽然有了预判,不过,对于如此不走寻常路的设计以前只是耳闻,今日一见,难免兴奋,实在想看看仿真结果与预期是否一致。
# V! Q2 s& X1 g: K6 E/ }
" j5 H. O# d6 U  }! k: q6 E: O考虑选择地址控制类信号作为仿真对象,之所以这么做除了因为该单板的此类信号布线激进,另一个原因是相对于绝大多数数据信号的点到点拓扑,地址控制类信号通常是一拖多,而且没有数据信号对应的片内端接来减小反射,因此出问题的概率相对较大。先看DDR3L地址控制类走线最长的信号波形(如下图):高低电平分明,满足阈值要求,边沿单调,没有回沟,整体看来虽然有轻微的过冲和振铃,不是十分完美,也算比较正常。
# \3 G& z9 F7 |. E
* P0 t. L* l+ Q7 P

4 G7 `4 \* q1 @" X" M难道就这样愉快的PASS了?不,还没到重点。因为通道整体仿真的结果会让你得出截然相反的结论!不信请看同组地址信号同时运行时黯然失色的眼图:仿佛熬夜之后勉强睁开的眼睛,布满血丝,感受到他的疲惫了吗?
; d/ b. g  M/ F; k, i
7 y2 b( z- y( B; M& E3 _- s6 ?
& I# d: s+ o6 C( _3 @: R1 i5 Q8 N0 c9 X不好意思,放错图了,应该是这张。
$ A8 Y: |8 M7 E" N
7 L* w* Y' K( x

7 Y' J! d$ {! ^单拎出来的信号质量没问题,同组信号一起运行却不给力,想必一直关注高速先生公众号的朋友已经想到了答案:串扰!是的,高速先生也这么想。尤其是在高速先生新近推出一期关于层间串扰的短视频之后,串扰问题更是引起了不少人的关注,详情请点击以下:5 z6 }8 v5 O4 |+ q+ y7 @
* E7 ]; h: B6 C. A/ m7 [8 q
( \. w, S- g9 Z5 F8 m5 G8 Y  P

/ S: z5 T& S; n6 r7 P0 }  R2 M回到本期案例,继续抽丝剥茧。仔细观察DDR3L地址信号走线之间的间距就能发现端倪:线宽0.1mm,相邻走线air-gap也是0.1mm!而且还不是零散的个别现象,整个通道的地址控制类信号都是如此处理。8 Q0 E% h8 m6 h! l% u- K9 k

/ P& Q2 X% i! l$ m( v: U
9 R3 L/ v2 v3 ]) ~/ e0 ?  `
8 s4 m3 G8 R' A. C当然了,以上关于串扰的推断还只是大胆的假设,下面就需要小心的求证。既然怀疑问题的症结在于串扰,那么对比不同程度的串扰对通道信号的影响最具有说服力。好在仿真的时候可以调整串扰系数,这样就不必等客户提供不同的PCB版本来逐一验证。提取参数时通过调整串扰系数,先将串扰降低为原版本的75%,由于振铃的减小,眼睛中的“血丝”开始减少,眼图如下:0 R. Z/ f! `1 X( X% c7 |8 p2 \+ y3 h" P
% U4 |/ |+ w; x+ ~7 a" @

! J, m. J; N; G  `* I7 f2 s4 z% V, D% v6 \3 b' @- K
继续调整串扰系数,将串扰减小至原设计的50%,信号振铃进一步减小,眼图逐渐恢复正常。" }% w) k2 y: ~9 L+ H1 b

. \5 H" e8 n/ o0 L# O: j) R9 r9 |  n+ W8 ~. I3 C0 Z/ p$ }

" r( |2 L" i1 T! ]2 `- A/ K6 y直接将串扰减小到原设计的5%,整个眼图都变的精神抖擞,十分清爽。
6 R/ ?) B4 X, ?  u; w4 z4 M- o1 o

( V# Q9 i# l9 L& \, N" D' j: d/ z3 i4 ]2 q) E+ |  n  u
/ y8 @9 `* I7 h- c1 t, e- C7 D
通过仿真反馈,客户最终还是把DDR3L的走线中心距调整至3W,线距调整后的通道仿真结果达到了预期的要求。
! G; |- ~0 k5 r* M/ }* {' m3 Y
! w: v! \7 l  w- G  W) e
后来才了解到,初始版本PCB是客户的一个layout新手设计,初生牛犊不怕虎,加上交期的压力,走线约束设置出现偏差,于是就出现了这么一版试探信号底线的设计,相信经过这次返工的煎熬,串扰对这名Layout攻城狮而言不会再是书本上苍白的理论。正所谓:走线熙熙,急赶交期;走线攘攘,串扰飙涨。只是,有多少走线可以重来,有多少单板经得起等待?
8 F8 K8 B* Z1 |( D
一博科技专注于高速PCB设计、PCB生产、SMT贴片、物料代购http://www.edadoc.com
回复

使用道具 举报

发表回复

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


联系客服 关注微信 下载APP 返回顶部 返回列表