弟子计划+两片DDR3T点拓扑结构V1+第十九次作业+陈奕富

727152688

总结：

布局-2片DDR

a.       2片DDR相对于CPU对称式布局

b.       滤波电容靠近IC管脚进行摆放

c.       DDR相对距离

当中间无排阻时：600-800mil

当中间有排阻时：800-1000mil

布线要求

a.       特性阻抗：单端50欧姆，差分100欧姆

b.       数据线每10根尽量走在同一层（D0~D7,LDM，LDQS）,（D8-D15,UDM,UDQS）

c.       信号线的间距满足3W原则，数据线、地址（控制线）、时钟线之间保持20mil以上或至少3W

d.       空间允许的情况下，应该在它们走线之间加一根地线进行隔离。地线宽度推荐为15-30mil

e.       VREF电源走线线经过电容在进入管脚，Vref电源走线线宽推荐不小于20mil，与同层其它信号间距最好20mil以上

f.       所有信号线都不得跨分割，且完整的参考平面，换层时，如果改变参考层，要注意考虑增加回流的地过孔或退耦电容。

g.       两片以上的DDR布线拓扑结构优选远端分支，T点的过孔打到两片DDR中间；

h.       菊花链需要得到仿真验证或芯片layout Guide要求。（一般主控支持读写平衡的才支持菊花链）

i.        所有DDR信号距离相应参考平面变沿至少30-40mil。任何非DDR部分的信号不得以DDR电源为参考。

望老师指正修改！

凡亿黄老师

地址线等长未完成

这里的等长可以调整一下，不太美观

其余没问题，做的不错！

727152688

好的，我会继续加油的，谢谢老师！