据说只有大神才知道这个电容的作用

edadoc

作者 | 刘丽娟（一博科技高速先生团队队员）
, o% g+ U! q9 y; C
! t. u, q/ B. ^/ {1 Q. W4 \
' a$ w; y( K' Z+ Z对于模拟电路没学好的工程师来说，电阻只知道用来端接；电感只知道用来隔离；至于电容嘛，估计你们只知道滤波，更不用说它们的组合产生的作用了。不信？估计以下这个电容的用法，你也只能说滤波了吧……

上周我们雷工，哦不是，是我们姜工的文章向大家介绍了DDR的时钟里面并联电容的用处，让大家惊奇的发现了原来电容也可以用来端接，可能已经让一大把粉丝获得了一波知识的源泉。那么本期高速先生还继续玩这个DDR的时钟，去深挖它还有什么槽点。

我们先把上周所讲到的这个DDR时钟的拓扑再一次拉出来，没错！就是下面这个图啦。其中上周让雷工尴尬不已的这个电容就是下面红色圈圈的那位了。把电容并联到差分对间，能够很好的对发送的信号进行端接，目标是使得电容的电抗值和传输线接近，从而起到源端端接的效果，减小时钟的反射。


6 E, k& a3 f: d  R8 q
恩，这个是上篇文章的精华哈。那么我们这期的文章继续研究这个拓扑，大家有没有发现上面的拓扑其实不止一个电容，看看上图蓝色圈圈的位置，其实还有一个电容哦！它一般是放在最后两个端接电阻之间，然后下拉到地（也可以上拉到DDR电源）。这个电容到底有什么用呢？根据高速先生对你们的认识，都接到地了，肯定又是用来滤波啦？

( f& q8 o" F! e6 `! v* N8 i, B高速先生对此也研究了一番，我们用一个简单的点对点的时钟拓扑进行验证哈。
, W9 E( s) T6 l, d4 P2 c

+ O7 }% k6 M3 y8 f: }5 T" a' m: t
5 U- G* k* ~9 g2 ~+ @如果这对差分线是理想的走线，所谓理想就是差分线的P和N长度一致，阻抗相同，分成对称的情况下。有无电容的结果是下面这样的。
, y. t5 D7 |9 H6 A, u6 I6 G
0 p0 f  B- w, U4 g/ Z) V- @

是的，如果我们的PCB加工出来就像原理图设计一样是理想的情况，那这个电容的确起不了什么作用。但是我们PCB最精彩的地方就在于它的设计和加工的误差哈。我们知道，对于一对差分线来说，对间P和N的对称性是最为重要的事情，不然的话它们就是产生共模的噪声。基本上来说，只要破坏了差分线理想状态，这对差分线都会或多或少产生共模的噪声。那么我们在有共模噪声的情况下再去进行对比验证，结果就会变得不一样了。
3 J! J1 Q; N  v; @6 Y5 q: u
  i/ H7 i. M# B: v  U3 a0 A+ n* Y
5 [0 o/ O; X3 e* ]) q
# f# U8 m2 O" g( [! s可以看到，没有了这个电容之后，接收端的波形变得扭曲，甚至是产生了非单调的结果。那么大家也许会问了，那你们怎么知道是不是共模噪声的影响呢？怎么看呢？
1 Z3 \, o* D- _; p' Y7 l
我们可以看下图紫色箭头位置的波形，也就是它们产生的共模噪声的位置了。
  z; P8 }) L: g. Q0 K


2 J( _- }& W: _我们可以看到，当差分线有共模噪声的时候，这个电容其实可以为我们抑制很大部分的噪声，因此能最大限度的还原接收端信号的完整性。



当然如果旁边的走线离这对时钟很近的话，有了这个电容，自然也能使得共模噪声串扰到旁边走线的能量削弱啦，也就是起到减小串扰的效果。

" T. J# R+ K7 X$ R9 J4 b- t) @

9 V8 c* z+ q) D3 m8 X( w) ]4 D- ^
' N5 K. F6 _! G5 T
& [% \+ [/ |3 `& ^" T

  a. h+ o5 Y5 w5 l0 e


6 L6 b" b5 h, R; e" \) r

4 W( B5 j( [# F& E

pxadsh

! N2 r; \( {0 L6 B$ \7 ]9 k: c啥也不说了，感谢楼主分享哇！

lsd666

感谢楼主分享！