作者 | 刘丽娟(一博科技高速先生团队队员)& Q2 `, `0 R9 o: w ?' T3 O
2 s( i8 m% R2 B& M1 v I8 C- N
4 c. A, |3 P; o9 Y& {7 A5 f对于模拟电路没学好的工程师来说,电阻只知道用来端接;电感只知道用来隔离;至于电容嘛,估计你们只知道滤波,更不用说它们的组合产生的作用了。不信?估计以下这个电容的用法,你也只能说滤波了吧…… * X: d- X$ t, R" n" t) L7 s) K7 \5 Y6 f. ^6 A$ Z% J2 f# g
上周我们雷工,哦不是,是我们姜工的文章向大家介绍了DDR的时钟里面并联电容的用处,让大家惊奇的发现了原来电容也可以用来端接,可能已经让一大把粉丝获得了一波知识的源泉。那么本期高速先生还继续玩这个DDR的时钟,去深挖它还有什么槽点。 / q% ? L: e/ Z' D9 @" u* O0 \4 S9 L( ^! M2 V
我们先把上周所讲到的这个DDR时钟的拓扑再一次拉出来,没错!就是下面这个图啦。其中上周让雷工尴尬不已的这个电容就是下面红色圈圈的那位了。把电容并联到差分对间,能够很好的对发送的信号进行端接,目标是使得电容的电抗值和传输线接近,从而起到源端端接的效果,减小时钟的反射。 8 o G& |3 n7 b# c" @; [6 a/ }6 z 2 J% m$ H1 o; Z6 F# ?& D6 d# t8 f. f' T( U
6 T2 l7 N' O0 t2 |1 _( p
恩,这个是上篇文章的精华哈。那么我们这期的文章继续研究这个拓扑,大家有没有发现上面的拓扑其实不止一个电容,看看上图蓝色圈圈的位置,其实还有一个电容哦!它一般是放在最后两个端接电阻之间,然后下拉到地(也可以上拉到DDR电源)。这个电容到底有什么用呢?根据高速先生对你们的认识,都接到地了,肯定又是用来滤波啦?8 g0 G' r( `7 ?5 l, Q
$ n6 C% b- x1 A. w
高速先生对此也研究了一番,我们用一个简单的点对点的时钟拓扑进行验证哈。 $ d" u+ p9 s$ c: I& b1 P! L5 k C4 C: v" l* p* S# R 6 s3 S+ R: N" Q9 m5 b) }9 o; m
' \! b# w7 q8 a4 A7 k
如果这对差分线是理想的走线,所谓理想就是差分线的P和N长度一致,阻抗相同,分成对称的情况下。有无电容的结果是下面这样的。' B7 P3 l$ y! _. Y* L) ~! t+ ~
3 ]; z0 O% {) O1 J* o: k3 h0 w. ~( E( M8 j$ g2 K( ?( O
( T: b' @. k7 g3 G+ `是的,如果我们的PCB加工出来就像原理图设计一样是理想的情况,那这个电容的确起不了什么作用。但是我们PCB最精彩的地方就在于它的设计和加工的误差哈。我们知道,对于一对差分线来说,对间P和N的对称性是最为重要的事情,不然的话它们就是产生共模的噪声。基本上来说,只要破坏了差分线理想状态,这对差分线都会或多或少产生共模的噪声。那么我们在有共模噪声的情况下再去进行对比验证,结果就会变得不一样了。 % j. t, ?5 l( o: _( t0 _+ M' u# S/ s1 G# L% U/ n ; M0 P9 l H) S5 [/ ~ ! k) C* G. n h- F1 A' N3 P可以看到,没有了这个电容之后,接收端的波形变得扭曲,甚至是产生了非单调的结果。那么大家也许会问了,那你们怎么知道是不是共模噪声的影响呢?怎么看呢?3 m2 y- W5 J# I m3 b' v% v/ C. I" v
- Q0 B8 S/ b* G6 v+ t: R" E我们可以看下图紫色箭头位置的波形,也就是它们产生的共模噪声的位置了。( k" ]- B4 X0 J y* b% m1 i0 Z3 G: {
5 T2 T @3 H2 ] 4 _% R( v! x Z7 m% m 7 [* @* b& k; Q- C. F& M6 |$ {5 x我们可以看到,当差分线有共模噪声的时候,这个电容其实可以为我们抑制很大部分的噪声,因此能最大限度的还原接收端信号的完整性。+ H3 k% A5 k1 `" i* e' I) h
9 m7 ~5 c W1 G3 H! G - e0 f1 @( g2 l) X8 |# u+ e7 _* K+ S; T
4 B# p* a' G: _, d. L) x当然如果旁边的走线离这对时钟很近的话,有了这个电容,自然也能使得共模噪声串扰到旁边走线的能量削弱啦,也就是起到减小串扰的效果。+ M9 G: o7 U, {$ t
2 v. W9 W' r8 Q- C. I