TL6678F-EasyEVM是广州创龙基于SOM-TL6678F核心板而研发的一款多核高性能DSP+FPGA开发板。开发板采用核心板+底板方式,底板采用沉金无铅工艺的8层板设计,尺寸为247.33mm*139.8mm,它为用户提供了SOM-TL6678F核心板的测试平台。为了方便用户开发和参考使用,上面引出了各种常见的接口,可以帮助用户快速评估SOM-TL6678F核心板的整体性能。 广州创龙SOM-TL6678F核心板基于TI KeyStone C66x多核定点/浮点TMS3206678 + Xilinx Kintex-7 FPGA设计的高性能DSP+FPGA高速大数据采集处理器,采用沉金无铅工艺的14层板设计,尺寸为112mm*75mm,经过专业的PCB layout保证信号的完整性,和经过严格的质量管控,满足多种环境应用。 B2B连接器
开发板使用底板+核心板设计模式,底板和核心板各有4个B2B高速连接器,均为180pin,0.5mm间距,合高5.0mm连接器,传输速率可高达10GBaud,硬件及引脚定义如下图: ![](https://img-blog.csdnimg.cn/202007091038079.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L1Ryb25sb25nXw==,size_16,color_FFFFFF,t_70) ![](http://data:image/gif;base64,R0lGODlhAQABAPABAP///wAAACH5BAEKAAAALAAAAAABAAEAAAICRAEAOw==) ​
图 1核心板B2B连接器
![](https://img-blog.csdnimg.cn/20200709104435416.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L1Ryb25sb25nXw==,size_16,color_FFFFFF,t_70) ![](http://data:image/gif;base64,R0lGODlhAQABAPABAP///wAAACH5BAEKAAAALAAAAAABAAEAAAICRAEAOw==) ​
图 2 CON0A ![](https://img-blog.csdnimg.cn/20200709104452366.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L1Ryb25sb25nXw==,size_16,color_FFFFFF,t_70) ![](http://data:image/gif;base64,R0lGODlhAQABAPABAP///wAAACH5BAEKAAAALAAAAAABAAEAAAICRAEAOw==) ​
图 3 CON0B ![](https://img-blog.csdnimg.cn/20200709104506165.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L1Ryb25sb25nXw==,size_16,color_FFFFFF,t_70) ![](http://data:image/gif;base64,R0lGODlhAQABAPABAP///wAAACH5BAEKAAAALAAAAAABAAEAAAICRAEAOw==) ​
图 4 CON0C ![](https://img-blog.csdnimg.cn/20200709104522292.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L1Ryb25sb25nXw==,size_16,color_FFFFFF,t_70) ![](http://data:image/gif;base64,R0lGODlhAQABAPABAP///wAAACH5BAEKAAAALAAAAAABAAEAAAICRAEAOw==) ​
图 5 CON0D
|