高速PCB设计指引之传输线效应

ZYZm998

2 |+ d) T5 B3 G  E$ a基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。
  }9 M' c4 |* Q/ S4 s& e- U+ n; n
7 l$ y' `( \+ ?) j( G% p+ }: ^· 反射信号Reflected signals
· 延时和时序错误Delay & Timing errors
· 多次跨越逻辑电平门限错误False Switching
8 n( ]9 t5 o+ B$ _· 过冲与下冲Overshoot/Undershoot
, m2 |$ a5 e' P: H/ g6 m· 串扰Induced Noise (or crosstalk)
· 电磁辐射EMI radiation

9 L, i4 h% K/ v4 x7 w( I! E/ v" N0 r5.1 反射信号
' ]6 v- s9 |( ^! ~) L! j( A
! n& e4 `9 \6 n    如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常显著时可导致多种错误，引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上述情况没有被足够考虑，EMI将显著增加，这就不单单影响自身设计结果，还会造成整个系统的失败。
- m' L& A; y( R7 R8 o0 }
+ e( `1 y6 }) Y# d- v8 R) l, A    反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。  
: b4 y( M+ W! F$ S$ E" c. D
* R: n0 g! V' w, j! n( h5.2 延时和时序错误

    信号延时和时序错误表现为：信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。

　　通常在有多个接收端时会出现问题。电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。信号延时产生的原因：驱动过载，走线过长。
7 e* ]9 r% A& K; e) J
5 b# S6 C$ w& R- P/ ]2 E( R


& H; o3 \: {1 l