PCB技术指南之布线工艺要求

ZYZm998

      ①． 线
一般情况下,信号线宽为0.3mm(12mil),电源线宽为0.77mm(30mil)或1.27mm(50mil);线与线之间和线与焊盘之间的距离大于等于0.33mm(13mil),实际应用中,条件允许时应考虑加大距离;
& |& p& K5 [- p布线密度较高时,可考虑(但不建议)采用IC脚间走两根线,线的宽度为0.254mm(10mil),线间距不小于0.254mm(10mil).特殊情况下,当器件管脚较密,宽度较窄时,可按适当减小线宽和线间距.
$ s- @  Y" T) Y: u( V7 m
& f( a# r) t8 M5 E3 }      ②． 焊盘(PAD)
. g. B: \+ w: M5 P- u' D# ~2 \焊盘(PAD)与过渡孔(VIA)的基本要求是:盘的直径比孔的直径要大于0.6mm;例如,通用插脚式电阻、电容和集成电路等,采用盘/孔尺寸 1.6mm/0.8mm(63mil/32mil),插座、插针和二极管1N4007等,采用1.8mm/1.0mm(71mil/39mil).实际应用中,应根据实际元件的尺寸来定,有条件时,可适当加大焊盘尺寸;
1 X0 T2 d; A, p. D- Q. M  m  C3 G: APCB板上设计的元件安装孔径应比元件管脚的实际尺寸大0.2~0.4mm左右.

      ③． 过孔(VIA)
, P* s% P8 R  u/ I, K一般为1.27mm/0.7mm(50mil/28mil);
当布线密度较高时,过孔尺寸可适当减小,但不宜过小,可考虑采用1.0mm/0.6mm(40mil/24mil).

1 N9 U# F; m3 M% n      ④． 焊盘、线、过孔的间距要求
PAD and VIA  : ≥ 0.3mm(12mil)
5 S. Z# w: [) h4 o4 f% TPAD and PAD  : ≥ 0.3mm(12mil)
. Z3 t6 m  M3 w: JPAD and TRACK  : ≥ 0.3mm(12mil)
! ~6 k9 B0 Y2 X3 a' UTRACK and TRACK  : ≥ 0.3mm(12mil)
- V0 C- ^; |4 F. ?8 e- d# ^* p密度较高时:
2 V3 k% k* |3 b6 z3 Z6 e0 ^PAD and VIA  : ≥ 0.254mm(10mil)
4 ^) z3 S, V& n6 w: K8 kPAD and PAD  : ≥ 0.254mm(10mil)
: H& F: `* O8 p8 Q( u4 W. e+ _  |0 [PAD and TRACK  : ≥  0.254mm(10mil)
1 N9 J9 r, l3 y4 a; y" DTRACK and TRACK  : ≥  0.254mm(10mil)
3 o# m# p# V! d" U) A
/ c1 I; D5 a# P1、元器件标号自动产生或已有的元器件标号取消重来
- g- d( T# Q" b4 f, V% ?; T, W. l2、单面板设置:
3、自动布线前设定好电源线加粗
4、PCB封装更新,只要在原封装上右键弹出窗口内的footprint改为新的封装号
6 K! ]; n% Z: `5、100mil=2.54mm;1mil=1/1000英寸
7、定位孔的放置
3 s3 E7 o- f) r. Q, q8、设置图纸参数
' V+ ]7 _0 A/ o/ Q1 t10、元件旋转:
X键:使元件左右对调(水平面);   Y键:使元件上下对调(垂直面)
11、元件属性:
12、生成元件列表(即元器件清单)Reports|Bill of Material
- y# O  |5 m9 r8 s4 E- k) v13、原理图电气法则测试(Electrical Rules Check)即ERC
+ ?  z1 N7 J8 k) e+ yTools工具|ERC…电气规则检查
9 i% _7 F1 `+ IMultiple net names on net:检测“同一网络命名多个网络名称”的错误
Unconnected net labels:“未实际连接的网络标号”的警告性检查
Unconnected power objects:“未实际连接的电源图件”的警告性检查
Duplicate sheet mnmbets:检测“电路图编号重号”
' q4 O* M# d2 s$ g% _4 ODuplicate component designator:“元件编号重号”
bus label format errors:“总线标号格式错误”
8 M& \. B/ A) Y3 ]" KFloating input pins:“输入引脚浮接”
$ C& P( X9 Q( ~2 m+ E0 Q. YSuppress warnings:“检测项将忽略所有的警告性检测项,不会显示具有警告性错误的测试报告”
4 U" a2 {- X9 w7 m- \Create report file:“执行完测试后程序是否自动将测试结果存在报告文件中”
  I- U" z+ o0 z  Y8 AAdd error markers:是否会自动在错误位置放置错误符号
15、PCB布线的原则如下
16、工作层面类型说明

& |% f! z& r1 d; \3 I! A7 u+ J% H