嵌入式要不要学算法_嵌入式系统新一代存储技术解析

小嵌

嵌入式要不要学算法_嵌入式系统新一代存储技术解析,   

   

　　微控制器的存储架构可能很简单（图1）。但是，随着应用开始朝便携化、虚拟化和个性化方向发展，它们现在变得相当复杂。多核（mulTIcore）、许多核（many core）和集群架构，它们同样在一个设备中融合了各种存储技术。高端微处理器将多个缓存级别与超多的互连和缓存一致方案整合在一起。

　　不久以前，高速缓存缺失还只能调用扩展到附近硬盘驱动器的事件链。而现在，这种效应已经扩展到固态磁盘（SDD）驱动器和硬盘驱动器，或者可能通过iSCSI将页面提供给虚拟存储系统从而延伸到云或局域网（LAN）。并且，与应用程序相关的所有操作都以透明方式处理。

　　尽管如此，设计人员、开发人员、管理人员和用户还需要考虑系统要使用的存储器类型和数量及其配置方式。由于选择方案多种多样，他们现在所面临的挑战比过去更大。

　　

  

   

　　图1：现在，存储层次结构的范围相当广泛。它甚至可以通过互联网连接扩展到云领域。

　　DRAM发展动态

　　DRAM的容量越来越大，速度越来越高，价格也越来越便宜。DDR3双列直插内存模块（DIMM）目前的最高容量已经达到16GB，运行速率为533至800MHz，支持1066至1600 Mtransfers/s。标准DDR3的工作电压为1.5V，但是最新的低功耗DDR3L的工作电压为1.35 V，可以显著降低功耗和减少发热。

　　DIMM和小外形DIMM（SODIMM）是台式电脑、服务器和笔记本电脑的标准配置，而嵌入式存储要求同样永无止境。BGA器件（比如Micron的DDR3芯片）因其外形尺寸而受到移动、工业和耐用型应用的青睐（图2）。DDR3内存与处理器的堆叠式封装匹配，在苹果iPad等高端移动设备中非常普遍。

　　

  

   

　　图2：Micron公司的DDR3 BGA芯片非常适合用于嵌入式设计。

　　BGA封装可以为耐用型应用提供内存，但是对耐用型存储器的需求仍然没有降温。SFF-SIG的RS-DIMM平台填补了这一空白（图3）。该模块的尺寸为67.5mm&TImes;38mm&TImes;7.36mm（长&TImes;宽×高），支持9芯片和18芯片设计。用于DDR3的Samtec连接器的引脚分布，类似于标准DIMM的引脚分布。该标准还规定了可选的SATA接口。

　　除了台式电脑、笔记本电脑和服务器领域的其他内存替代市场外，DDR3已经占领了几乎所有市场。不过，它确实还没能取代嵌入式设计中的DDR2，在嵌入式设计中，兼容性和低速率较为普遍。芯片和系统设计人员所面临的挑战是，DDR3的低功耗、高容量和成本优势非常明显。此外，仍有大量的微控制器没有DDR3的速度或存储要求，而片上存储器又不足以满足要求。

　　GDDR5显存基于DDR3。由于其设计规则与DDR3相似，因此有助于降低成本和简化系统设计。与上一代相比，GDDR5的数据线路数有所增加。它现在主要用于高性能图形和超级计算机环境。

　　到目前为止，各种DDR实现方案采用的都是单端信令技术。截至目前，设计必须遵从信令限制，但是随着实现的速度越来越高，这种局面有可能发生变化。高速串行接口，比如PCI Express、USB 3.0、SATA和串行连接SCSI（SAS），采用的都是差分信令技术。DDR可能也会经历这个阶段。

　　Rambus公司的太比特倡仪（Terabit Initiative）是该公司针对用于新一代内存的差分信令系统所提出的倡仪。该公司正在展示为应对这种转变而推出的20Gbps串并转换器（SERDES）。

　　FlexMode设计定义了可处理DDR3、GDDR5及其新差分支持的接口，采用同一组引脚，由于差分对需要两倍的线路，因此引脚的用途并不相同。

　　这种技术用控制/寻址（C/A）引脚换来了额外的差分数据引脚。C/A信号也是差分信号，这就进一步减少了实际的C/A信号量。该设计得以实现的原因在于C/A线路数据速率的提高。

　　串行端口内存技术（SPMT）联盟正在采用另一种差分技术。其解决方案针对移动设备，采用低压差分信令（LVDS）系统，这种系统像PCI Express一样可以通过增加通道进行扩展。与PCI Express一样，SPMT是一种自同步技术。20引脚的方案具有6GBps的带宽。