弟子计划William + T点2xDDR3（第一次）

William89 · 发表于 2020-8-9 16:21:44

老师好，

1，并联电阻要放在第一个 T点，长度不超过500 mil, 串联电阻要放在控制器端；
2，阻抗特征一般为 50 ohm, 除了差分是 100 ohm ;
3,  数据线每10根一组；
4，信号线的间距要满足3W，其他线也要尽量满足3W。不过 BGA 另外因为里面太窄。
5，信号线不能跨分割。
6， T点的过孔打在两片DDR 的中间；
7，数据线最大长度不超过2500 mil, 所以一般DDR 与 uC  之间的距离推荐600 到 800 mil;
8,  组内长度误差为50 mil, 地址线误差为 200 mil, 差分误差控制到 5 mil;

谢谢！