弟子计划-赵先生-USB3.0与TYPE-C接口作业-第一次提交

doudoucj123

USB3.0与TYPE-C布线总结（以及USB2.0）
【共同点】
1、ESD器件、工模电感器件、串接阻容等器件，都应尽量靠近接口放置，但需保持与接口2mm左右距离，为了方便进行手工焊接。且器件放置顺序为：ESD和其它防护器件---》共模电感器件---》串接阻容等。
2、接口用到的差分线尽可能缩短走线长度，尽量不打孔，减少过孔数量，避免信号反射。若是需要打孔处理，需在换层处，打伴地过孔。尽量将高速走线走在同一层里，少打过孔，保证返回路径有一个完整的镜像平面。尽量不要跨分割走线。
3、USB差分线需控制差分阻抗为90欧姆，控制阻抗所要求的走线线宽和走线间距，需进行提前计算。需要考虑的参数有介电常数、铜厚、叠层等，具体可参考制版厂家提供的叠层信息或者模板，以及制版工艺参数，同时也可利用SIM9000进行叠层阻抗计算。
4、差分线在布线时，应尽量保证等长，长度误差控制在5mil以内。若两根线的长度相差较大时，可借助蛇形走线来增加短线的长度。
5、差分线要求至少要紧邻一个地平面，若是两侧都紧邻地平面则为最好。
6、差分线布线后，要进行包地处理，包地时依据情况进行全方位立体（一周）包地。
7、在USB3.0与TYPE-C中，为了跑更高的速度，可将原来的走线拐角的位置，更改为圆弧状。
8、差分线对与差分线对之间，尽量减少空间面积。

【不同点】
USB3.0
1、USB3.0共有3对差分线。分别有2对高速差分线TX-/TX+ 和 RX-/RX+，以及有1对D-/D+差分线。

TYPE-C
1、TYPE-C接口共有6对差分线，分别有4对高速差分线RX1-/RX1+、TX1-/TX1+、RX2-/RX2+、TX2-/TX2+，以及有2对D-/D+差分线。
2、TYPE-C还有两个关键引脚CC1、CC2。其具备探测连接、区分正反面、区分DFP和UFP、主从配置VBUS等，具体硬件知识可在需要的时候查阅互联网获取。在对该两个引脚进行走线的时候，要注意加粗处理。

【疑问点】
1、视频讲解中，有关于电感和电阻的布局方式，如图所示，老师讲解建议电感与电阻挨着摆放，效果最好。我在立创商城上看到有类似的这种电感，我很疑问的是，按照视频建议，两个器件的外形在立体空间上不会发生冲突吗？
2、关于静电管的输入输出。视频讲解中，由于静电防护芯片两边的网络标号一致，布局的时候也就没有特别注意，我查阅了相关芯片的芯片手册，有输入和输出，我的疑问是布线从芯片的输出脚进入，从芯片的输入脚走出，这样是否可行？
3、视频讲解中建议差分布线长度不超过1800mil，若是超过了，该怎样处理，会有什么影响吗？
4、关于打过孔。老师建议要在电源（或者其它），特别是有铜皮的部分要多打过孔。我们通常的理解是，打过孔是为了连接上下两层或者连接某两层。视频讲解中，有时在铜皮上打过孔，有些是地，有些是正电源铜皮，但是在相应位置的下方，却没有相应的网络的铜皮或者走线，我对打过孔的作用不是特别理解？
5、对于包地。布差分线的时候，不免会将某些差分线走在内层？，我想问，内层的差分线是否也要进行包地处理？另外当相邻两层走线时，包地处理时，就不太好打过孔，有时候上面的包地线上的过孔可能即刚好打在下层的走线上，请问在布线前的时候，怎样从整体考虑，避免上下两层包地线打过孔时的尴尬？
6、本作业中，有一对差分线，两者相差太多，实在绕不等长，视频建议用蛇形走线来增加短线的距离，我也实实在在操作了，但是对线间距和高度不会设置。视频讲解中教给我们的绕等长都是往一侧进行绕等长，蛇形等长是往线的两端进行绕，这个时候就不会了，请问老师有没有相应的规则参考？视频讲解中给出过一个规则，但是图片上是针对差分线绕等长的规则，对于蛇形等长确实不会了。

【作业说明】
1、请老师严格要求我们，不符合要求的布线请老师多多指出，并在最后给出是否重做或通过的明确意见。
2、为了锻炼实际操作能力，以及在实际项目中有太多受限因素，如板型结构，外壳开孔位置等，本次作业未按照视频讲解中的那种器件摆放位置，而是把接口放在了左边，CPU放在了右面。

3、请老师仔细审核，作业中有一对差分线两者相差太多，不会进行处理了。
4、请对布局、以及布线的走向重点关注下。

凡亿黄老师

USB模块已经评审完毕，请查看附件中的评审报告！