王世楚-第二十次作业 4片DDR

Cedric_W · 发表于 2020-9-1 09:24:25

1. 滤波电容有一定的滤波半径。

2. 铺电源铜和地铜都要一整块铺，把整个DDR3模块包在里面，避免分割。

3. 菊链布线等长时，按照U1~U2,U2~U3, U3~U4, U4~U5来等长。

4. 先把BGA的线拉到DDR旁边，再连接各DDR之间的线，最后才把BGA和DDR的线连在一起，会比较容易连接。

5. 对称式铺铜，顶层如果铺了，底层一定要铺。

6. 能满足3W的线尽量满足，除非真的没有办法满足。

凡亿黄老师 · 发表于 2020-9-4 09:48:06

1、焊盘芯片处出线不规范，建议按照下图中的箭头方向出线。
+08:00C107联盟网4709..png

2、等长时需要注意3W间距
+08:00C114联盟网8083..png

[作业已审核] 王世楚-第二十次作业 4片DDR