|
|
作者：黄刚（一博科技自媒体高速先生团队成员）
( z+ n% q& }, v7 c3 x1 N
7 g: T; ?( u) E: q对于做过DDR模块的PCB工程师来说有没有过这样的体验，在板子小密度高的情况下，要是突然发现原理图上没有那一大把地址信号的端接电阻，他们的心情一定会是这样的…! c4 a0 y$ |& h; N f0 O
# S; O+ ?4 y) r( w( @ ' s! A" K/ J% @( F+ i
掐指一算，基本上一个DDR的通道，地址控制信号加起来差不多达到20根，也就是说硬件工程师的小手一挥，对于PCB工程师就是一笔福利，尤其在目前板上走线密度越来越大，层数越来越少的情况下，PCB工程师差点就是给你一个大大的拥抱。当然从成本的角度看，要是一个板子有好几个DDR通道，而且是大批量生产的话，你们的老板估计也会给你们加个鸡腿吧。7 s0 ?. J3 S& z; g+ e8 b9 Q! J4 I
& a2 p1 W) m0 D' X8 v: Q 2 X1 R# S* N- g+ X' c
但是爽归爽，端接电阻却不是说去掉就能去掉的，你要去掉的前提肯定是要保证能够跑通！这对于速率高的DDR模块，例如ddr4，而且一个通道有4个颗粒的DDR模块来说，问一下作为硬件工程师的你们，敢试试吗？8 |; J% p( m' l" q; G7 X2 q2 m+ w
+ A2 r' h2 ]& A0 z+ e* @
$ W. f4 v; k( x
" i0 z/ G4 x. Y8 I' b8 [4 `! B我们先说点轻松的吧，一般来说，常用的1拖4的DDR拓扑结构一般有两种，就是我们常见的fly-by拓扑和T拓扑，他们大概的示意图如下所示：
/ u+ A u- C! Y2 W; h
# w5 e; @9 k" ?( I1 ^
% j# l6 X. q" @! c
" g# q9 V" i( c- |$ Q: D, Z" a9 s8 b: T当然两者都可以加上相应的端接电阻来组成一个更为完善的拓扑，从外形来看，Fly-by拓扑是从头到尾进行串联的组合，T拓扑是以控制器到每个颗粒时间大致相等为前提的组合。关于这两种拓扑间的端接电阻如何选择及相关的原理，可以观看高速先生下面这个很详细的端接视频哈。3 e6 O* O, c4 T
0 M5 o4 o# m5 I0 C/ @( p! m$ U% l, g% Y& g( s
https://www.bilibili.com/video/BV1g54y1v7Ce
3 v3 @0 h6 C. O: @. ?/ {$ O9 ?: F! g8 }4 d1 E' p w
那么本案例来了，因为项目需要大批量的生产，因此客户想实现尽量省成本的DDR4模块设计，省成本的意思是对于DDR4模块来说，客户提出了能不能把地址信号的端接电阻省掉，由于省掉端接电阻之后，那么同时也可以节省一个VTT的电源转换芯片，也就是我们经常说的1.2V转0.6V给VTT端接电阻供电的电源。很显然这是一个非常规的设计，尤其对于2400Mbps的DDR4而言。高速先生其实之前也很少遇到这样的客户需求，在这么高速的DDR4模块中，而且还是4个颗粒的情况下，高速先生也是慢慢去尝试不同的拓扑带来的效果。0 e2 A% k) a) T* w1 L( s( k
. w) w; y1 t' `9 P( y
5 a/ e1 S& y! r% H, C3 a; W% R当然一开始高速先生还是希望在比较传统的Fly-by拓扑中实现，就是以下的拓扑了。
7 d% {5 y) z1 J
& r; D( x+ F* s; z1 E; U: P
1 o5 B2 [$ x$ |9 G! k2 d但是在这个传统的单面放置4个颗粒的Fly-by拓扑中，高速先生并没有得到想要的答案，它的波形说明了在Fly-by拓扑中基本上不太可能做到。
1 H e4 g: y5 t! \! s. J0 e! d* y7 {6 {* n, T. L k2 Z1 ~
 0 U) P1 r5 }: ?; i8 T, U
那么是不是就不能实现了呢？从上面Fly-by拓扑不加端接电阻的眼图结果来看，差的可不是一丁半点，Fly-by拓扑走不通，高速先生因此（也只能）把眼光转向T拓扑，经过详细的前期评估（此处忽略N个字哈），高速先生狠下心把拓扑定成如下的样子：
0 X2 k& b& F( F9 l6 r' n6 z; v$ G: j8 e8 A! p
3 w0 Z+ d7 A% F+ W5 P. r 1 Q; }8 i! z3 g" @" u$ O, ~, L
没错，就是上面的这种T拓扑，而且是正反贴的T拓扑，从空间利用来看它会更有优势，你可以认为它只需要上面单面贴的Fly-by拓扑的一半位置就可以啦。那么它的信号质量到底能不能比Fly-by拓扑好呢？ ?( q0 Y- p& m, C p. o
9 v3 s0 p' W8 b) m6 _- z6 o
j8 J4 G+ {5 K5 ]+ `( m6 _- y
& K2 z0 T, I, t$ _3 [之所以要打这个广告，就是想让大家先去看看高速先生队长的端接视频，看看能不能从中得到一些灵感哈。好了，那我们精心设计的T拓扑的信号质量到底能不能比Fly-by拓扑好呢？我们给出了它的验证结果，让我们惊讶的是（在我们的意料之内），居然还是不错的。" F; t# k2 t- Y; C" q
9 D/ u9 w! ]- h1 a1 [: y" M" F
6 w S3 M1 S5 h+ J' M2 ?
* P8 u+ J9 S$ o7 z2 w" z这让高速先生看到了4个DDR颗粒也可以不用端接电阻的可能性，因此高速先生在T拓扑的结构中再进行仔细的优化，包括阻抗优化，长度优化，叠层优化等等一系列的操作之后，大胆的完成了该设计并进行投板验证，客户调试后反馈过来的结果也让大家松了一口气。
! x6 k8 V$ S1 z- A) u+ I( U
# s: c! k( q4 A6 _& A8 W/ s0 }( _
+ t2 Y! i( q8 _0 j( I! D; x 9 u7 Q/ i. v5 h7 k8 s: \2 u% ^
高速先生到最后有必要再多说两句哈，无论如何，去掉端接电阻的DDR设计我们都认为是非常规的设计，最好不要只通过单纯的设计进行保证，如果大家真的有这样的想法和需求的话，最好的方式就是…1 w* ~; \; ?: z Z" B/ Z4 w0 l3 ~" V7 y3 @
9 ?) E' I( P6 P
, X( ~- _& g" y3 ]5 k ) {1 r" Q; T+ W% Z3 X* L
* M+ V6 Q9 x' v5 c, j
7 N0 `8 p+ {6 k- e
% T9 s8 L0 e9 V7 x# f$ w
% i1 e2 \; D/ Y/ S" P% y3 ?( `, E# W" d
% X9 c# s. o; n$ ^- d
6 O% x0 z1 g6 @" f* @: e: L: U" ~! R
9 N/ w" p& m i5 Z0 O5 w
* {+ y6 ?1 p* t; r8 b5 q- M
! u0 U: P! Y* \0 I% L* q6 i
* l# G+ _! L& ?5 @' P9 ~& C
) ]! n0 L$ K' w
( T9 x# z5 {8 X8 s& e. D8 E
, {- y& h6 R8 \9 x& n+ U2 n: d
# o9 }" t& Z6 C7 G) r. x6 [( X! A! l* R6 A
6 w6 Y! c. ?- s1 g5 [* d' _6 m R
0 r8 p, \* m) o e. m
1 h6 I9 S- v6 `0 G
|
|
电子产业一站式赋能平台
窥视卡
置顶卡
变色卡
