总线的布线的疑问

凡亿科技

    有很多设计喜欢一组总线走线并在一起，但是总线组内间距又很小，有时候明明有空间可以拉开组内间距，而设计中又没有拉开。
     这个问题个人的理解是这样的：在设计中为了保证总线的走线路径、参考面、线长等原因要尽量走在一起，关于间距如果空间比较有限，按照默认规则走也没有问题，不过在有空间的情况下还是拉大间距，可以减少串扰。
. g# d6 g, ~: A9 }6 Z; a+ W    希望大神们一起讨论讨论！！！

cesc

    总线之间的线间距靠的太近不是好事，因为会有电场耦合，所以还是要尽量满足3W规则的，有时候和坑还是因为从芯片引脚出来的时候线间距就不够，所以才这么走的吧

Pcbbar

值得学习

小黑

看看大神的回复

cesc

一起讨论讨论！！

370643360

总线最好满足3W原则，在者，他也是干扰源，所以最好在全部总线旁边加地加过孔，避免成为干扰源，EMI也好过点

亚洲哥

不知道还有没有其他好的东西 感谢分享