电子产业一站式赋能平台

PCB联盟网

搜索
查看: 1803|回复: 1
收起左侧

[作业已审核] PADS-Xiao 第三次作业 USB2_0 USB3_0_TYPE_C

[复制链接]

11

主题

1041

帖子

5481

积分

四级会员

Rank: 4

积分
5481
发表于 2020-10-19 09:46:01 | 显示全部楼层 |阅读模式
总结:
USB2.0接口布局布线要求:
1USB接口靠近板边放置,并伸出板边一定位置,方便插拔;
2)串接阻容、ESD器件靠近USB接口,注意ESDUSB的距离,留有1.5mm的间距,考虑后焊的情况。
3)在布局时,尽量使差分线路最短,以缩短差分线距离。
4USB要走差分,阻抗控制为90欧姆,并包地处理,总长度最好不要超过1800mil。
5) USB差分走线在走线的时候,尽可以有的减少换层过孔,过孔会造成线路阻抗的不连续,在每次打孔换层的地方加一对回流地过孔,用于信号回流换层。
6)若USB两边定位柱接的是保护地,分割的时候保证与GND的距离是2MM,并在保护地区域多打孔,保证充分连接。
7)由于管脚分布、过孔、以及走线空间等因素存在使得差分线长易不匹配,布线长一旦不匹配,时序会发生偏差,还会引起共模干扰,降低信号质量。所以,相应的要对差分对不匹配的情况作出补偿,使其线长匹配,长度差通常控制在5mil以内,补偿原则是哪里出现长度差补偿哪里。
USB3.0接口布局布线要求:
1ESD、共模电感器件靠近USB接口,放置的顺序是ESD-共模电感-阻容;同样也要注意ESDUSB的距离,留有1.5mm的间距,考虑后焊的情况。
2)终端匹配电阻应该尽可能靠近连接器放置,电压稳压器也应该尽可能靠近连接器放置。
3)尽可能缩短走线长度,优先考虑对高速USB差分的布线,尽可能的减少在USB信号线上的过孔数和拐角,从而可以更好的做到阻抗的控制,避免信号的反射。
4)在并行的USB差分信号对之间的阻抗,要确保90欧姆的差分阻抗。差分对间信号之间采用紧耦合模式,即走线之间的间距小于走线的宽度,这样能够提高差分信号抗外界噪声干扰的能力。具体的走线间距和宽度需要通过相关的软件计算确定。
5)尽可能的将高速信号走在同一层里。保证走线的返回路径有一个完整的无分割的镜像平面。避免跨分割。

Type-c接口布局布线要求:
1) ESD、共模电感器件靠近USB接口,放置的顺序是ESD-共模电感-阻容;同样也要注意ESDUSB的距离,留有1.5mm的间距,考虑后焊的情况。
2)Type-Ce RX/TX1-2四组差分信号,两组D+/D-差分信号 ,一共六对差分线,差分信号线要求至少紧邻一个地平面,两侧都紧邻地平面最好。
3)保证差分线的的线间距在走线过程中的一致性,差分线要尽量等长,如果两根线长度相差大时,可以绘制蛇行线增加短线长度。
4)CC1/CC2是两个关键引脚,作用很多:探测连接,区分正反面,区分DFPUFP,也就是主从配置Vbus走线时面要加粗处理。



PADS-Xiao 第三次作业 USB2_0.rar

48.83 KB, 下载次数: 1, 下载积分: 联盟币 -5

PADS-Xiao 第三次作业 USB3_0_TYPE_C.rar

94.81 KB, 下载次数: 4, 下载积分: 联盟币 -5

回复

使用道具 举报

发表于 2020-10-20 11:16:05 | 显示全部楼层
USB模块已经评审报告,请查看附件中的评审报告!

PADS_xiao USB模块评审报告.doc

148.82 KB, 下载次数: 4, 下载积分: 联盟币 -5

回复 支持 反对

使用道具 举报

发表回复

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


联系客服 关注微信 下载APP 返回顶部 返回列表