电子产业一站式赋能平台

PCB联盟网

搜索
查看: 3006|回复: 1
收起左侧

[作业已审核] AD_Turbo 第三次作业 USB 2.0 3.0 3.1模块的PCB设计

[复制链接]

6

主题

27

帖子

237

积分

季度会员

Rank: 3Rank: 3

积分
237
发表于 2020-10-19 12:16:32 | 显示全部楼层 |阅读模式
学习总结:
USB2.0
1、USB接口靠近板边放置,并伸出板边一定位置,方便挺拔。
2、串接阻容、ESD器件靠近USB接口,注意ESD和USB的距离,留有1.5mm的间距,考虑后焊情况。
3、布线时,尽量使并分线路最短,以缩短差分线距离。
4、USB差分走线时,尽可能的减少换层过孔,过孔人造成线路阻搞不连续,如要打孔在换层入加回流地过孔,用于信号回流换层。
5、USB走差分线时,阻抗控制为90欧姆,并包地处理,总长度最好不要超过1800mil。
6、若USB两边定们柱接的是保护地,分割的时候保证与GND的距离是2MM,并在保护地区域多打地孔,保证充分连接。
7、由于管脚分布、过孔、以用走线空间等因素存在使得差分线易不匹配,布线长度一旦不匹配,时序会发生偏差,还会引起共模干扰,降低信号质量。所以,相应的要对差分对不匹配的情况作出补偿,使其线长匹配,长度差通常控制在5mil以内,补偿原则是哪里出现长度差补偿哪里。
USB3.0接口布局布线要求:
1ESD、共模电感器件靠近USB接口,放置的顺序是ESD-共模电感-阻容;同样也要注意ESDUSB的距离,留有1.5mm的间距,考虑后焊的情况。
2)终端匹配电阻应该尽可能靠近连接器放置,电压稳压器也应该尽可能靠近连接器放置。
3)尽可能缩短走线长度,优先考虑对高速USB差分的布线,尽可能的减少在USB信号线上的过孔数和拐角,从而可以更好的做到阻抗的控制,避免信号的反射。
4)在并行的USB差分信号对之间的阻抗,要确保90欧姆的差分阻抗。
5)尽可能的将高速信号走在同一层里。保证走线的返回路径有一个完整的无分割的镜像平面。避免跨分割。

Type-c接口布局布线要求:
1) ESD、共模电感器件靠近USB接口,放置的顺序是ESD-共模电感-阻容;同样也要注意ESDUSB的距离,留有1.5mm的间距,考虑后焊的情况。
2)Type-CeRX/TX1-2四组差分信号,两组D+/D-差分信号 ,一共六对差分线,差分信号线要求至少紧邻一个地平面,两侧都紧邻地平面最好。
3)保证差分线的的线间距在走线过程中的一致性,差分线要尽量等长,如果两根线长度相差大时,可以绘制蛇行线增加短线长度。
4)CC1/CC2是两个关键引脚,作用很多:探测连接,区分正反面,区分DFPUFP,也就是主从配置Vbus,走线时面要加粗处理。

老师,USB3.0差分线100欧姆有报错,具体不太清楚那里有问题。请帮忙看一下,谢谢

USB2.0_练习.rar

455.39 KB, 下载次数: 1, 下载积分: 联盟币 -5

USB3.0练习.rar

491.06 KB, 下载次数: 5, 下载积分: 联盟币 -5

回复

使用道具 举报

54

主题

877

帖子

6479

积分

高级会员

Rank: 5Rank: 5

积分
6479
发表于 2020-10-19 15:37:14 | 显示全部楼层
作业已评审完毕,详情见附件评审报告
全能二期Turbo—USB评审报告.doc (350.13 KB, 下载次数: 7)
回复 支持 反对

使用道具 举报

发表回复

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


联系客服 关注微信 下载APP 返回顶部 返回列表