|
心得:
1.要进行对称式布局
2.SDRAM靠近BGA摆放 (中间无排阻时600-800mil,中间有排阻时800-1000mil)
3.数据信号线9根走一层(D0-D7 LDQM;D8-D15 HDQM)
4.信号线间距3w 数据线,地址线,时钟线20mil以上
5.数据组误差+/-50mil
6.地址、控制、时钟误差+/-100mil
7.滤波电容靠近ic管脚放置
8.空间允许下,在走线之间加一根地线(15-30mil)
AD 健-第4次作业-SDRAM的PCB设计.zip
(1.21 MB, 下载次数: 2)
|
|