AD Smile 第4次作业+1片SDRAM

ADPCB12

1片SDRAM：
布局：1片SDRAM与CPU，点对点，Bank中心间距，点对点对称式布局，满足工艺要求，SDRAM靠近CPU摆放;间距（1.无串阻600-800mil，2.有串阻800-1000mil）；电源虑波电容靠近IC输入引脚
摆放
布线：
1.数据线走线控制50欧姆阻抗；
2.数据线每9根为一组同层走线（D0-D7，LDQM;D8-D15，HDQM）；
3.信号线：走线间满足3W原则，数据线，地址/控制线，时钟线，之间距离保持20mil以上或3W；
4.数据线，地址/控制线，时钟线,走线之间加一根地线进行包地隔离，线宽15-30mil；并且打上地过孔
5.等长分组：第1组：低八位，第2组：高八位；第3组：地址、控制线，时钟线；等长规则：低八位，高八位，每组允许误差各正负50mil；地址、控制线，时钟线，允许误差范围正负100mil

凡亿黄老师

SDRAN模块已经评审完毕，请查看附件中的评审报告！