PADS-Lvv-第四次作业-一片SDRAM

Mr.Tao · 发表于 2020-10-29 17:37:12

SDRAM的引脚：
CLK：时钟
CKE：时钟使能
CS：片选
WE：读写
RAS：列选
CAS：行选
DQM：数据掩码
BA0，BA1：BANK选择
A0-A11：地址
DQ0-DQ15：数据输出
VDDQ，VDD：电源
VSSQ，VSS：地
布局注意事项：
1.点对点对称布局，SDRAM靠近BGA，中间有排阻800-1000mil；中间无排阻400-800mil。
2.滤波电容靠近芯片引脚摆放。
布线要求:
1.数据线每9根走在同一层（D0-D7，LDQM;D8-D15,HDQM).
2.信号线间距满足3w，数据线，时钟线，地址线之间保持15mil以上。最好加地线隔离，宽度15-30mil。
3.数据线高八位，低八位约束50mil，地址时钟约束100mil。