AD53吴昌强 1片SDRAM的PCB设计

小羌66

心得：
1、信号线、地址线、时钟线、控制线要求特性阻抗50OM；
2、每组数据线要求同层布线；
3、线距要满足15mil（3W以上）；
4、相邻层走线不能重叠；
5、地址线与数据线应该用地线隔开；
6、每组线应控制误差在100mil；

凡亿黄老师

没什么问题，等长时注意3W间距，控制好误差就可以。