电子产业一站式赋能平台

当前位置: »论坛 › PCB软件与应用 › Allegro论坛› 帖子

4K60HDMI分配器设计完整量产资料原理图PCB

4K60HDMI分配器设计完整量产资料原

S**2047 PIN TO PIN NCP170

S**2047 PIN TO PIN NCP170

S**66025 PIN TO PIN MP3414

S**66025 PIN TO PIN MP3414

[ PCB资源 ] 为什么需要在差分或者重要信号换层时在它们旁边加上地

[ SI信号仿真 ] CADENCE高速电路板设计与仿真：原理图与PCB设计（第5

[ 电子技术文章 ] 高通滤波的原理和运用

[ Allegro论坛 ] Cadence Allegro软件操作速成实战100讲-免费分享

[ 电子技术文章 ] 这几个基础模块电路，你都能看懂吗？

返回列表发帖

查看： 5358|回复： 2

收起左侧

Cadence导入网表后引脚名称后边会自动加上许多不需要的东西

[复制链接]

xjtuwm

1 主题	11 帖子	123 积分

Rank: 1

积分: 123

发表于 2016-5-31 20:26:04 | 显示全部楼层 |阅读模式

工业和信息化部教育与考试中心-电子工程师证书（PCB设计、硬件设计、嵌入式设计），认证报考通道→→点击立即报名

本帖子中包含更多资源

您需要登录才可以下载或查看，没有账号？立即注册

x

回复

使用道具举报

cesc

585 主题	7588 帖子	3万积分

联合创始人

Rank: 3 Rank: 3

积分: 36852

发表于 2016-5-31 23:15:46 来自手机 | 显示全部楼层

你说的引脚后面多了很多东西是指什么？

该会员没有填写今日想说内容.

回复支持反对

使用道具举报

杭航行

0 主题	776 帖子	2643 积分

Rank: 3 Rank: 3

积分: 2643

发表于 2022-4-12 08:43:33 | 显示全部楼层

66666666666666666666666666666666666666666

回复支持反对

使用道具举报

返回列表发帖

发表回复

精选推荐

Cadence OrCAD X and Allegro X 24.1中文版本下载地址

Cadence OrCAD X and Allegro X

黄佳璇+PMU模块的PCB设计作业

黄佳璇+PMU模块的PCB设计作业

吴文露VGA模块pcb设计作业

吴文露VGA模块pcb设计作业

吴文露千兆网口pcb设计作业

吴文露千兆网口pcb设计作业

Cadence OrCAD X and Allegro X 24.1中文版本下载地址

Cadence OrCAD X and Allegro X

张旭-USB2.0的PCB设计作业

张旭-USB2.0的PCB设计作业

吴文露千兆网口pcb设计作业

吴文露千兆网口pcb设计作业

张旭-PMU模块的PCB设计作业

张旭-PMU模块的PCB设计作业

单片机C语言编程软件Keil_C51演示套件100%完整

单片机C语言编程软件Keil_C51演

联系客服 关注微信 下载APP 返回顶部 返回列表