Kintex-7、Zynq-7045/7100评估板如何实现FPGA的两种SDI视频方案（GTX+外接芯片）

peng85246

前言
+ @! d8 Q( Q8 k- Z/ Q
9 Q3 m% F8 L9 c% v/ d

! Y* W' u# N- f: WSDI接口，全称是“数字分量串行接口(Serial Digital Interface)”。按速率可分为标准清新度SD-SDI、高清标准HD-SDI和3G-SDI，其对应速率分别是270Mb/s、1.485Gb/s和2.97Gb/s。目前在航空航天、军事、医疗、交通等领域，SDI的应用广泛度仅次于CameraLink接口。
+ ]; D  z# r7 G9 K
​

7 C( l  i* D! y8 Q: |
4 D6 I7 M: ^, n- }6 Q: o& G- z
" @0 g( Q" C, L# @% |
SDI接口优势：
(1) 消耗GTX更少，消耗IO更少
如果使用GTX总线，仅需1对GTX，而HDMI则需要3对GTX。CameraLink接口由于走LVDS信号，Base模式下需要11对LVDS信号，Full模式下需要22对LVDS信号，消耗IO数量比GTX SDI多了很多。
(2) 传输更稳定
" u& [$ N% h* l相较于HDMI接口，SDI接口的自锁扣设计更加稳定可靠，不易脱落，不会因人为因素造成信号中断。
5 _* M! K6 T0 X, O2 F2 S0 I5 {! ?(3) 传输距离更长
+ y% l0 }1 o4 M8 @串行接口是指逐位数据的顺序传输。它的特点是通讯线简单。只要一对传输线可以实现双向通信，特别适合于长距离通信。从理论上讲，SDI的传输距离可以达到100m。
(4) 成本更低
SDI接口平均每米价格约为4元，相较于HDMI接口的平均每米价格约为10元，SDI接口成本更低。


创龙科技(Tronlong)的Kintex-7、Zynq-7045/7100等FPGA板卡通过FMC视频模块已实现两种SDI视频输入/视频输出方案：GTX +外接芯片。本文将为您分享基于Kintex-7 FPGA评估板、TL2971A/2972F视频模块的3G-SDI视频输入/输出开发案例，使用外接芯片方式。TL2971A/2972F视频模块模块亦可支持GTX方式。
6 @, y3 g, ^! [' q3 H


+ w* D, ?: D& C4 B/ ?
: p" Z8 _4 t/ r7 `. c" V, ?●硬件平台
1 |8 I! H" i3 I6 M0 U. `. d
9 e/ I" {: Z) K3 c. _- G5 u) J* \

1 TLK7-EVM评估板
) [% B* P; r" K/ s( q. B+ X; c
5 t! m5 L+ N6 k0 u本文基于创龙科技TLK7-EVM评估板、TL2971A/2972F视频模块进行演示。
+ h6 o3 p6 @6 u0 M0 K/ XTLK7-EVM是一款基于Xilinx Kintex-7系列FPGA设计的高端评估板，由核心板和评估底板组成。核心板经过专业的PCB layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。
评估板接口资源丰富，引出FMC、SFP+、PCIe、SATA、HDMI等接口，方便用户快速进行产品方案评估与技术预研。
6 c6 [: D2 x/ m. C$ Z; T可申请TLK7-EVM评估板进行快速评估，点tronlong.com/Product/show/93.html，免费哦！
/ S: W* `: S% w: e# N! d: a+ h​
* k( [" C. I# F; \

, K+ N: F2 c% ^4 p) g4 Z" j TLK7-EVM评估板
7 b6 l& s5 Q) H" ^: q, Y8 O, o8 P. U
0 C  I6 H- O! W# g* {2 R& r- ]

6 b2 x2 H- o2 b  H( Q! R) @' j2 TL2971A/2972F视频模块
+ S/ x; n& W3 a' J( v
TL2971A/2972F是一款基于FMC LPC标准设计的3G-SDI视频输入/输出模块，与创龙科技Zynq-7000/Kintex-7/Artix-7等评估板配套使用。以下为此模块特点：
/ w, I: C% G! _（1）通过GTX高速串行总线引出1路SDI视频输入接口，最高支持2.97Gb/s(1080P60)。
0 o* M. T. Y1 _+ E$ S3 d$ E3 X# g（2）通过GTX高速串行总线引出1路SDI视频输出接口，最高支持2.97Gb/s(1080P60)。
（3）通过GS2971A芯片引出1路SDI视频输入接口，最高支持2.97Gb/s(1080P60)。
（4）通过GS2972芯片引出1路SDI视频输出接口，最高支持2.97Gb/s(1080P60)。
（5）采用标准BNC连接器，支持视频设备热插拔。
​


TL2971A/2972F视频模块
* _/ B. }( t  D  T( S( {% a+ `
  c) f9 o- @, ]6 _7 b: J$ X' P& l

+ x% }7 ]6 Q6 B: B7 X2 J
6 |4 |" v  r* X# _/ w2 g

●案例功能



4 V( n; c. E. e# r' H" R$ E- C本案例为通过GS2971A、GS2972芯片引出SDI视频输入、输出案例。通过GTX高速串行总线引出的SDI视频输入、输出案例即将发布，敬请期待。
7 [3 g5 e4 b; t5 W  W1 W. Z# [案例功能：评估板通过FMC视频模块TL2971A/2972F的SDI IN接口进行1080P60视频采集，并通过TL2971A/2972F模块的SDI OUT接口将采集到的视频进行输出。案例源码、产品资料（用户手册、核心板硬件资料、产品规格书）可点：site.tronlong.com/pfdownload获取。

3 W5 t- h3 `, w
  s# f* }- [& o: ?" T, v& ?$ T2 z开发案例主要包括：
% S0 L3 g0 t+ g* yl CameraLink、SDI、HDMI、PAL视频输入/输出案例
  m2 r+ V' G, b+ s+ s+ vl 高速AD(AD9613)采集+高速DA(AD9706)输出案例
  p* o/ Q: F& z$ w; Ul AD9361软件无线电案例
l UDP(10G)光口通信案例
l UDP(1G)光口通信案例
$ k- m( U6 b" A1 U6 I: M( a! l, Il Aurora光口通信案例
. R, _9 Q4 K& p$ M1 O# ul PCIe通信案例



! Y. w  R" L4 ?" E. E( `* S4 u●案例演示
- e" k+ ]$ u: {7 Y4 Z
6 D3 L/ s  {& ?* V将创龙科技的TL2971A/2972F模块连接至评估板FMC1接口，评估板J1跳线帽选择3.3V档位，以配置FMC IO的BANK电压为3.3V。
9 f* W: K" ~$ T( n" j  I准备一台拥有HDMI OUT接口的PC机（例如笔记本），通过HDMI数据线将PC机HDMI OUT接口连接至HDMI转SDI模块（厂家：玩视，型号：3G HDMI TO SDI Audio）INPUT接口，PC机HDMI OUT接口用作图像输出。通过SDI数据线将TL2971A/2972F模块的SDI IN接口连接至HDMI转SDI模块的OUTPUT接口。

) L0 p' }6 X/ s* \" x: N
通过SDI数据线将TL2971A/2972F模块的SDI OUT接口连接至SDI转HDMI模块（厂家：玩视，型号：3G SDI TO HDMI Audio）的INPUT接口，再通过HDMI数据线将一台HDMI显示屏连接至SDI转HDMI模块的OUTPUT接口，HDMI显示屏用作图像显示。



5 B0 ~& @3 E/ |" w* k$ G
​
8 z" H: o1 B( a3 o5 F3 m2 y0 c- A
7 H+ D8 _8 I" M2 Y* Y
​
7 E, s# T5 o- B0 T


8 K3 X" w/ _9 t
: P" f7 e; u5 n* S5 Z- f8 E运行程序，即可看到串口调试终端打印如下信息，然后在PC机的显卡设置（或图形属性）中，按照下图设置HDMI分辨率为1920x1080、刷新率为60pHz。
  ^0 @( B. v6 u- J
8 A! ~. R: S, H7 ^
+ h7 ~/ d+ A8 o7 w7 {# D5 r' `& W​

$ W7 S2 l& D$ C9 M


​
3 w6 s4 ?+ ~4 C+ G/ H2 u4 }

此时，HDMI显示屏将显示PC机HDMI OUT接口输出的图像。
​
8 {; m+ J6 j& `" V( f% m. t. O1 R5 {
+ A- n, {  w7 y* ^' |
​
7 X% U) E* }7 R" ~7 t8 o5 }/ w! W
+ T# C+ Y% z1 N2 Q  B8 X
" v( n0 i! L2 e& ]0 O0 V2 d●关键代码(MicroBlaze)

3 M/ \5 O( z- x: v: BMicroBlaze裸机源码为"sw\baremetal_demo\project\sdi_capture_display\src\"，关键代码说明如下。
. M3 m& c' u, A

, _& N7 @! u  {# d(1) 初始化VDMA，将采集到的视频数据缓存至DDR，并将视频数据搬运至AXI4-Stream to Video Out IP核，再进行SDI视频输出。
​
● IP核配置
$ H, \6 l) Z8 L( C
1 VDMA IP核

本案例使用VDMA IP核进行视频数据缓存。
VDMA(AXI Video Direct Memory Access) IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的pg020_axi_vdma.pdf，具体配置说明如下。
（1） Frame Buffer配置为3个。
（2） Write Burst Size、Read Burst Size均配置为16。
5 |5 k) `0 A3 J5 C! b# A（3） 读通道的Stream Date Width配置为24。
（4） 读/写通道的Line Buffer Depth均配置为1024。
​

2 B" J) G0 d% X  ^
7 d/ I1 p8 o% E- W9 `* F（5） 点击Advanced，保持默认配置，即可避免VDMA同时读写同一个Buffer，造成视频数据传输乱码。

4 |1 x9 u8 B& ^
' f, @2 I1 ^) ]​
) M/ D! q% {1 z; m; r/ j; ^! f) M

2 Video In to AXI4-Stream IP核
8 U8 c2 w" l( _1 @7 E, d% n
本案例使用Video In to AXI4-Stream IP核将并行视频信号转换为AXI4-Stream视频流。

- l. b; x1 t4 O* {0 a$ z3 t5 C
Video In to AXI4-Stream IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg043_v_vid_in_axi4s.pdf》，具体配置说明如下。


（1） 视频格式配置为YUV 4:2:2。
2 p( @- ?: a/ J% D5 ^" S! _（2） 数据位宽配置为10bit。
8 _$ T" x$ M+ R2 a; v（3） Clock Mode配置为Independent（独立时钟）。
​
8 a- f4 ]+ Q! `* E* M& b& r
9 j" f8 }+ @, s+ ]1 o
& \6 {: ~+ J/ Y( m8 D9 ^
4 f3 W" n5 ~7 P% y' \
" T8 J- ?4 N" z. G3 |4 x4 C3 AXI4-Stream to Video Out IP核
( E& @! o5 Z: @! O
本案例使用AXI4-Stream to Video Out IP核将AXI4-Stream视频流转化为并行视频信号。
AXI4-Stream to Video Out IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg044_v_axis_vid_out.pdf》，具体配置说明如下。
0 c1 u9 U* y0 d. i1 X" {0 k/ L（1） 视频格式配置为YUV 4:2:2。
( L( ?0 s$ O: H（2） 数据位宽配置为10bit。
; E5 X- a3 x3 ?7 ?, H+ J6 B7 {（3） Clock Mode配置为Independent（独立时钟）。
​

8 [9 n6 O# I6 ^# s  i
! N6 t) b  Q1 V- d! [2 x" _/ Q4 VTC IP核

8 J7 L1 G! g# O/ C/ h7 s本案例使用VTC IP核产生用于视频输出的时序。
VTC(Video Timing Controller) IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg016_v_tc.pdf》，具体配置说明如下。
（1） 点击Detection/Generation，确保不勾选"Include AXI4-Lite Interface"及"Enable Detection"。
* }5 ]0 z8 Q+ z/ S( s

​
8 E, E7 r' R/ y

9 c; i! X9 Y* J9 |+ {6 E4 {（2） 点击Default/Constant，Video Mode设为1080p，其余配置保持默认。
​


! w3 Z7 H4 E$ M, x5 Clocking Wizard IP核
( f: @1 |' ]7 ~' r5 |
本案例使用Clocking Wizard IP核产生用于视频输出的像素时钟（148.5MHz，对应1080P60）。
( \* O3 k0 |7 r3 a; ~: rClocking Wizard IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg065-clk-wiz.pdf》，具体配置如下。
​


- o- O, ~) r& j+ y
# V0 P* ^2 s& M; G# q( C2 r
●Vivado工程说明

点击BLOCK DESIGN开发界面下的"Address Editor"选项，可查看IP核分配的地址，MicroBlaze可通过对应地址对IP核进行控制。
​


Vivado工程顶层文件为"hw\project\sdi_capture_display.srcs\sources_1\imports\hdl\sdi_capture_display.v"，关键代码说明如下。
, d7 e  N0 x; {- f' n( @7 W5 C
8 {' t+ j2 [2 C1 ~
（1） 定义模块接口。
​

2 e( i2 b& r* Y# J6 `( q9 j& _
（2） 使用STARTUPE2原语输出复位信号。
4 G0 x" W* b# R5 ^# d​

) a2 ]0 P9 R  L! v0 b
8 P# Q+ J. ~  l: g

（3） 调用Block Design。
​


& t! Q2 c1 o% @: g: |) j& \​
+ @  a+ Y) ~/ W. ]
& E& G: e9 |6 f% J- P
( p( E: {- F3 ?  d