基于Kintex-7开发板｜HLS案例开发2_led_flash案例

peng85246

$ a4 s; E2 e$ R  p7 g

目录

HLS案例开发2_led_flash案例｜基于FPGAKintex-7开发板

前 言

案例功能

HLS工程说明

编译与仿真

IP核测试

更多推荐

---

前 言

) V; `* Z6 |- a: j6 c本文led_flash案例是基于创龙科技TLK7-EVM开发板，是一款基于Xilinx Kintex-7系列FPGA设计的高端评估板，由核心板和评估底板组成。核心板经过专业的PCB layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。
, o0 F2 m; H, g
( A+ M5 f9 O5 d# w3 p, J# z
2 J9 G) o  y" _% s2 G评估板接口资源丰富，引出FMC、SFP+、PCIe、SATA、HDMI等接口，方便用户快速进行产品方案评估与技术预研。
$ D8 I) y  `3 @+ Z

! X8 Q) c' m! m  S& i0 q* g/ h

7 L2 _* W2 N' o1 z​
4 y" i* l) N, Y  TLK7-EVM评估板
! C6 J3 \+ @' \
6 v) t1 V8 p3 z; V3 M$ ~5 \4 J- j) s, o
开发案例主要包括：

, }9 n% E! X. p4 ^4 l1 M
5 @0 h# [: Z1 n2 e  R7 v& l  k1．CameraLink、SDI、HDMI、PAL视频输入/输出案例
. Q( w& a/ C1 `% K( p
3 p2 T* w0 o  N# t0 R  r
& B( q& i: Q! I1 N0 m2．高速AD(AD9613)采集+高速DA(AD9706)输出案例


3．AD9361软件无线电案例
3 h& }4 @0 B: i' [+ j0 F' h; \

, F( e2 ]% [4 v+ x+ X5 V+ M4．UDP(10G)光口通信案例


' Y4 Q# e4 k) ~+ |) h5．UDP(1G)光口通信案例

) Q1 f+ _% c6 R" r( w% [  ^
6．Aurora光口通信案例


7．PCIe通信案例

+ }8 @. s% e9 f2 x/ t5 e7 g
4 z7 p/ R% N5 H$ ?2 L$ @+ J1 D
案例功能控制评估底板LED2每隔0.5s将状态翻转一次。案例源码、产品资料（用户手册、核心板硬件资料、产品规格书）：site.tronlong.com/pfdownload
+ e7 H7 A. A" _2 D( i3 {

HLS工程说明
4 R6 @. r$ O" C; }1 c2 {3 X

/ c+ G0 y. b) c' |* [
2 k3 ?, [+ ~9 ~6 U) w& G' B; ]/ m6 K时钟
% ^6 e% A5 V, ^# ^  D

HLS工程配置的时钟为100MHz，案例将该时钟用于计算0.5s间隔时间进行LED2亮灭状态控制，生成的IP核亦需接入该时钟。


如需修改时钟频率，请打开HLS工程后点击，在弹出的界面中的Synthesis栏目进行修改。
​

% G/ T2 N. \; F8 E+ A; m1 J
顶层函数

1 ?. g) u, @' _: j: n) b
案例顶层函数为led_flash.cpp中的led_flash()。

4 ^8 j1 w& `: ?' P# d
& E& h" \- H' S​
: z9 l# w4 g/ s: c. `+ u  n. K: C
' b- j% G5 \+ l2 h8 P/ [! R9 Z
5 U3 z" n: Y) c点击后，可在弹出的界面中的Synthesis栏目查看或设置顶层函数。

  k. S8 K' z' Q6 D. D) Q7 |
​


  p$ |7 ]- A$ h" d7 q# ~0 y3 h该函数控制评估底板LED2每隔0.5s将状态翻转一次。工程设置的时钟为100MHz（周期10ns），在for循环里计数值为100000000，用时为10ns x 100000000 = 1s。
: B$ V: @5 }5 y6 c' W
3 R# }, t/ ~; @8 K8 ^$ l4 O


IP核测试

' J1 G5 q0 C8 z' E& J; W0 ~请参考本文档HLS开发流程说明章节，完成IP核测试前的准备工作。

1 v6 Z5 S' R4 C3 F  F2 S% @: K
HLS工程生成的IP核为led_flash_0。
: c. S6 `9 w. H+ u; L! W% T4 ?
( {$ v) @8 t) b* W" k+ O

6 x' e, a2 l6 {" F1 d7 m* i+ l: J
​

, [+ G- g' g; }9 ^! N
# a: U6 m& r" m/ q  I. [3 j
$ Y/ H4 O* r$ j7 L: L
" L2 n, h  S, m- }2 h" S, |" B加载.bit格式可执行文件到评估板，即可看到评估底板的LED2进行闪烁。
5 U/ y( A; c, j) o1 K





8 a8 Y0 {2 T$ Y1 X3 C/ M

编译与仿真

# S& {0 A0 k) ?6 H5 ~( j请参考本文档HLS开发流程说明章节，进行编译。编译完成后，进入仿真界面点击进行单步运行，进入led_flash()函数。
% N& k- O3 k4 P

​
8 @$ b3 l# T+ j: f/ h# M( b$ [

​
5 n4 z3 t1 D- ?2 Z2 u3 ], g- s5 c/ l

4 c# j: {6 M  q1 v& ^1 N继续点击进入for循环，当i < 50000000时，*led_o等于1(true)。
* w& o/ N; T% K2 e
. ~! p9 d* x! u2 S  M3 k2 ^* R
&#8203;
/ m4 R- B1 s$ `" |/ \* S' c* h8 g* W
! P; |( @% \4 a0 X0 u4 h, v
* {! M* O. I  g) S! K! p: x点击全速运行或修改i的值为50000000，当i ≥ 50000000时，*led_o等于0(false)。
; y( n) B" y# m

2 y) e5 O1 m# G6 M. R0 {* V' K&#8203;

% q0 S' |, M! D& ^
4 l1 S1 ]1 C: w7 B" H+ I更多推荐

/ @. d5 w, I! i4 \* g0 Z- iTL6678ZH-EVM评估板（C6678 + ZYNQ，地表至强，多核DSP +多核ARM +FPGA！）

9 E, F; C7 Y0 G* N) n3 u1 E- ]
) [4 C7 y$ _, W3 M9 o$ w8 \&#8203;

0 y( m7 [% l" u, g# m0 E


: L7 b# T+ y1 H% M' @基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC处理器设计的高端异构多核评估板。


TMS320C6678每核心主频可高达1.25GHz，XC7Z045/XC7Z100集成PS端双核ARM Cortex-A9 + PL端Kintex-7架构28nm可编程逻辑资源。


引出双路CameraLink、双路SFP+光口、四路千兆网口、双路SATA、双路PCIe、四路USB、双路CAN、双路CAMERA、HDMI IN/OUT、LVDS、LCD、RS485、RS232、Micro SD、HPC FMC等接口。


# M7 ~; }7 o; _" R' B
8 N2 y1 m1 C! t* m+ y, \+ J
TLIMX8-EVM评估板（i.MX 8，，4核ARM Cortex-A53！）

7 n% O# {- C. t  a* {
&#8203;
" k, E  m) P' P1 B/ _

! E0 _1 Z( |2 h5 u: q基于NXP i.MX 8M Mini的4核ARM Cortex-A53 + 单核ARM Cortex-M4多核处理器设计的高性能评估板，每核主频高达1.6GHz。

" o1 g5 H8 N6 k9 m8 }3 x/ [: a
引出MIPI CAMERA、MIPI/LVDS LCD、HDMI OUT、LINE IN/OUT、PCIe、FlexSPI、USB、RS485、RS232、千兆网口、百兆网口等接口
' ?, P* @+ f$ o' K# g

( {! j& P) I. l
  L% v! k+ n6 u: ]; I7 F9 Y1 x
+ T3 ]7 Q- q4 H' n) z