|
相比mentor和cadence,AD高速领域似乎还有待加强。但是不可否认的是,在中国AD的使用者占了绝大多数。最初我使用的是orcad9.2,做过51和ARM7的板子,之后发现用protel的人占大多数,就改用protel。1 x3 B' h4 p% i$ K& X/ ?: ^
最后很自然的就习惯了AD,并使用至今。但接触到高速电路后,发现PCB文件全是用pads画的。这让我对AD有点失望,打算随波逐流似的也用pads。随着时间的推移,更多的时候都是在调试,尤其是有超高速AD的硬件电路。$ u6 D X% E2 J t" M0 T
没有那么多12层、10层的电路让你画,不是时间太紧就是有现成的硬件,学习新软件的打算就次搁置了。现在再回过头仔细想想,其实大家都明白选择pcb设计软件和选择软件语言是一个道理。
: ~% c! o$ W g C. @ 一通百通的道理对PCB设计软件一样行的通。现在我觉得产生这样矛盾心理的人都是自己跟自己过不去,非得选名气大的,功能全的,说出去够厉害的。就事论事,撑着在学校的这一年时间里再花点时间和精力把AD研究透些,留下文字的足迹再说。
! @, p% x$ N/ ?/ y' W2 L( w- A如果有和我之前一样矛盾的朋友,我想下面几点能让坚定的一路走下去:
. x% W2 F7 K4 D5 R b1 p6 ?) O9 w 1.PCB设计软件毕竟只是一个工具,能玩转AD或者任何一款都足以应付大部分电路设计了。
% ~& l- D/ W1 g; O 2.调试的时候,pads或者中意软件设计的文件看多了,感觉上手也不需要花多久时间。
0 t- h+ Y0 J" D 3.硬件设计重在经验,工具再好,经验不足等于零。
0 h9 G; m" a4 [ 4.PCB制图并非立足之本,高层次的系统理论结合工程实践经验才是王道,所以留住有限的精力去学习别的把,拓宽自己的知识面。: b1 V8 G0 W) A! N' J( j+ v
为了给自己一个深刻的印象,我将花一部分精力总结一下AD里面常用的功能。(注:我只是为我自己而写,有些容易操作但是讲解繁琐的就一笔带过)
4 f" J3 C% J) O
9 L4 W% h: G8 z! s% z原理图部分& x/ f0 j: \' V% \ D2 ^3 {# e, o) V
1>自顶向下的设计风格* ^0 G. J- n' O7 ^" ^6 p/ l( f
7 A7 _/ j; A8 e) Q5 L% C3 V(顶层)模块连接图6 B( z# x6 {2 g, [ Z# M. `& e2 g
$ b& n8 o2 G' J, B, F6 q
% }: L/ V7 g: q9 R/ p3 `: ?- @6 E; ?(顶层)->(XC6SLX25-FGG484)模块连接图
, o e) O) v4 B" U3 J: g' t% c) p+ t- z
- d! B& d2 m% d& J% R3 q(顶层)->(XC6SLX25-FGG484)->(FPGA-L25-1)模块电路图
3 f9 ]6 c1 m1 [6 Q4 h
: V" [: q% w8 M0 M( G) [工程设置Project > Project Options > Options > Net Identifier Scope > Hierarchical。这就保证了本地原理图内的网络标号与其他原理图没有电气连接关系,各原理图之间通过Harness用Signal Harness导线连接。这就便于电路的修改和调整。
! t% ~, r( N t# ?8 k
. W0 e" y' q- [) ^2>差分类的定义' }, W9 M2 N8 Y1 i9 L
9 i2 w# U: ]: G4 O 在成对的差分线上放置差分对标识符(位置:Place > Directives > Differential Pair)。同时它们的网络标号必须用P和N结尾。 在PCB窗口中就可以查看到设定的差分类了,如下图。/ V% d7 i* P, K D: z
原理图其他的常用功能还包括:Sch List和Sch Inspector的批处理功能、右键Find Similar Objects的分类查找功能、Cross Probe(注:按住ctrl键便可不返回,原理图与PCB元件选中同步需要事先将Tools>Cross Select Mode勾上才行)、Annotate Schematics(注:对于分块的元件,在刷新标号时一定要事先锁定标号,避免块标号错乱)、Make Schematics/PCB library将元件与封装一一对应(注:封装库画完后,生成当前项目的原理图和PCB封装库,并剔除其他库,方便查找和修改封装)等。* f; `- N# h$ ], j `
5 \) u5 A7 T2 ~4 ]
PCB部分5 M; k9 a/ h# D1 n6 Y7 K
除开官方资料,我认为比较有用的资料有,class应用、蛇形走线以及差分蛇形线等(注:差分蛇形只能使用调整的方式):
( \ Y+ ?9 h2 ?- F* _& X或者(见原文地址)
" X; e% }% |6 R! d: J: E: b3 r! X! C差分信号的设置与布线.pdf6 T9 O1 k! f0 q. D$ `
Altium_Designer高级技巧总结20111018.pdf- t" P7 D' j, N% i! v( \+ a$ T% X ]2 |
Altium_Designer提高教程.pdf; t- U7 Y$ _% S$ U5 W
这部分最好是自己去体会,每个人的理解不见得一样。
2 H4 }6 d6 H P! e( z V" Z$ T, e7 U; Z: b' a+ v& Z9 Z4 z
蛇形线实物图:/ w& W! v0 ?# _$ t
3 y# S0 f/ ~# ?. h3 l9 P& B蛇型7 B' h. A; p' ~% y0 [
! K9 e6 |1 l; B: M j1 e: i1 M8 I
+ S! U, s# A& L5 r) p
+ @1 d+ L' t- p4 }差分蛇型(注:最好不要换层)6 c5 _9 I4 o T
) |, t( H. \: z$ l/ \- _BGA自动散出功能:在BGA器件上点右键 > Component Actions > Fanout Component 弹出下图。
9 S3 R; V; ]3 A2 [
4 R; N9 B4 h ?, R$ |6 s$ r 1 (有网络的焊盘)/ (所有焊盘)
7 L) b7 S) ~+ w# f/ ]; d! S5 G6 k+ B& C+ i
2 (除开最外两圈的焊盘)/ (包括最外两圈的焊盘)
" ^5 a5 p3 Y+ Z* N; e5 ]- w9 v5 ]7 L+ u6 L, p
3 (反之,不连线) / (所有焊盘散出完成并连线至BGA边沿) - U* j& q$ |1 V) T
/ H" X3 K; A/ Z4 x 3.1 (反之,不使用)/ (使用埋空走线,注:只针对BGA)0 t* L5 w$ p+ H' \- W$ Q* o# ^5 p
$ H) ?$ R6 r2 J% o& c) e 3.2 (反之,不优先)/ (优先走差分对,注:同层、同边的差分对)
4 Q+ a$ p$ @0 a
+ r1 P4 U) Q6 _( c- I( ?最后主要说说让我对AD念念不舍的一项功能——3D模型功能。! ?1 A1 q- {1 y. x) n0 s- }
* G2 ^* g0 z# r: u, D
现在还不好说3D功能在PCB设计领域能否流行起来,至少现在没有。但是我认为这个功能的实用性大可搁置不谈,因为这毕竟只是一体化设计概念的一部分而已。不过3D视图倒是给布局连线这种枯燥乏味的工作带来了美感,完美主义者应该会比较喜欢,比如我。下面贴出一些我做过的板子并加了3D模型的图片,之后再提供下载源以及3D模型的一方用武之地。
' |% S3 M6 `" f
; A3 a" E' V0 ~2 f3 L0 F- Z4 `: @& b# d0 V4 c2 E7 p
% j0 ~$ U4 M. P$ _ c9 D7 d( L$ m2 j; h* j, o& C6 \1 Z7 E1 }
+ G- S; o+ x5 s9 W' w, r: p c# K" C, q, }' D1 |1 S& r) \0 I
AD支持的3D文件时STEP格式的,很多元器件厂商都提供的有该文件格式的3D模型,尺寸直接对应到他们的产品。当然网上也有很多人上传了他们收藏或者自己画的3D模型文件,同时我推荐专门下载3D模型的网站。有兴趣的朋友可以搜搜自己想要的模型。
+ y9 e1 U& B- O$ G# P' l7 o% M. P) |9 P7 g
除了美感,3D模型能够在一定程度上降低封装错误风险,尤其是在没有实物或者datasheet不全或者封装太多容易看错的时候(我就碰到过),而3D模型是别人按照实物尺寸用三维软件画的,有些模型做的之规范,可靠性并不低,而且能从立体角度观察元件,这对丝印和板子布局,甚至是安装孔的位置都有一定的参考价值。2 B& Q, `: f0 ~% h' ?
(PS:很多3D模型基本上全是老外做的,而且大部分模型都是国外知名品牌的元器件。比如德国WIMA电容,TDK基础元件等,还有一些合集都标有国际认证标准的符号。当然如果有时间你也可以用SolidWork等自己制作3D模型,机械和模具制图可比PCB制图有赚头。有兴趣的可以研究一下,分享资源和经验)7 n1 |' ~4 P, t0 {: O
9 K8 ?3 |8 H- y转载:网络/QQ空间 搜集整理:PCB联盟网(www.pcbbar.com) |
|