我画FPGA开发板所犯的错误

Pcbbar

使用Altium designer有一段时间了，画了一些板子，过程中到处都出现了错误，在这里我结合画一个FPGA开发板所犯的错误小结一下，希望大家不会犯同样的错误了。
0 P$ W8 O( X) j: _6 H这里先截下我最初画这个开发板的一张“惨不忍睹”的PCB让大家看看。
, W. V( V2 j9 t) T/ E, p1 {4 ITop Layer如图：

0 ~4 j9 F% U( I3 r2 G/ i4 ZBottom Layer如图：

% x4 k; m6 e' e* S% a/ W2 {第一遍画的时候，想“速战速决”把它画完，草草了事，但是等全部布线完以后却发现这里面的错误实在是太多了，我觉得最核心的错误就是一开始就没有注意整个系统各个元器件的布局，从而导致了“灾难”的发生，后来的布线也就非常困难。大家很容易可以在上图中看出布线的长度大部分都很长，其实这也是非常严重的错误，尤其对于高速信号线来说。输入、输出端用的导线应该尽量短，且尽量不要长距离的平行，当然，差分线除外。我们知道，其实每个元器件都会有引脚电感，从芯片的引脚导线到电阻、电容和电感线圈的引线，每条线和走线都有寄生电容和电感，它们直接影响着导线的阻抗并且对高频率敏感。
1 m$ Y0 y, h$ A$ u) ]9 ?* T
% H5 D- J6 N/ b/ N# {8 o& ]一般来说，在低频段时导线主要呈现电阻特性，而根据RF电路理论可知，在高频段时，导线会呈现电感特性，我画的这个板子是25MHz的，所以可以对这个因素含糊一点了，但是，为了防止带来不必要的麻烦，在走高频信号线时还是小于150MHz波长的1/20为好，以免在板子上形成意外的干扰源，因为当信号频率达到150MHz以上时，PCB走线就相当于“变成”了一个有效的天线了！

; {% [- u+ K5 g我们还得注意一下差分信号的走线，很重要的一点就是差分信号线在板子上的走线必须一样长，而且对于信号速率在一百MHz以上的，还得选用带阻抗控制的高速连接器，我画这块板子的时候不需要考虑这点，但我还是提防了一下，顺便在这里提一下，嘿嘿，要是以后遇到这么高的频率时，就得好好斟酌了，否则会引发EMI问题喔。
. U+ q! J" e$ I: F: E$ p4 ~  t
( B* h+ i/ s; N! J" H不知道大家有没有发现，在上面我画的PCB中其实蕴含着一个很好的优点，那就是整个板子的过孔很少！大家应该都知道，在布线时，我们应该尽量少用或者不用过孔，因为这个会带来更多的集总线模型电感，这就可能会使信号质量降低，更有甚者会引发EMI问题，那可就比较麻烦了。

之后我又重新好好地画了几次，再截个图看看，
& a6 ~; B- P4 E* e6 |. e+ I
Top Layer如图：

) I: @1 x3 y& S- @3 V( DBottom Layer如图：

感觉比第一遍画的图还是有改进的，但肯定还可以画得更好，只是觉得目前的话，就这个水平了，以后再慢慢练！
5 @1 ]. m/ }( ?( W& @9 {
' F- l3 q9 B5 C6 B$ _转载：QQ空间   整理 ：联盟网（www.pcbbar.com）

乾之

经验之谈，正好在画，学习了

douglas02

看不到图片啊，是什么问题？

zrj5635297

好好学习下，，，，，