Cadence Allegro在进行高速信号设计的时候如何进行进行无盘设计呢？

嘻嘻哈哈123 · 发表于 2021-4-27 11:42:31

Cadence allegro在进行高速信号设计的时候如何进行进行无盘设计呢？

答：做无盘设计的目的，是因为通孔的焊盘在内电层，是具有寄生电容的效应的，容易造成阻抗的不连续，导致信号出现发射，从而影响信号的完整性，所以在处理高速信号时候，在PCB设计端就将走线连接层的焊盘去掉，最大程度的保持地过孔与通孔连接处的走线阻抗一致，具体操作的步骤如下所示：

游客，如果您要查看本帖隐藏内容请回复

本条问答已经录制视频教程，播放地址：https://www.fanyedu.com/course/20500.html

--------------------------------------------------------------
每天学习一个技巧，日积月累你也是专家！
使用前请您先阅读以下条款:
1、转载本站提供的资源请勿删除本说明文件。
2、分享技术文档源自凡亿教育技术验总结分享！
3、表述观点仅代表我方建议，不对直接引用造成损失负责！