DDR等长问题？

dianzizhijia

DDR 数据组，控制命令组，时钟组，地址组；组内等长控制在多少合适，
数据组与控制命令组，时钟组，地址组各有什么关系，这几组间的等长控制在多少合适；
地址组与 数据组，控制命令组，时钟组各有什么关系，这几组间的等长控制在多少合适；
控制命令组与 数据组，时钟组，地址组；各有什么关系，这几组间的等长控制在多少合适；

请教高手。

cesc

参照此链接
http://www.pcbbar.com/thread-2308-1-1.html

dianzizhijia

DDR 1/2 应该不一样吧。还有组间等长关系还是不明白

Kivy

dianzizhijia 发表于 2016-9-5 22:11
DDR 1/2 应该不一样吧。还有组间等长关系还是不明白

一般来说说  组内数据线等长之间+-25mil  组与组+-50mil

安莫之

参照此链接
http://www.pcbbar.com/thread-2308-1-1.html

ysk10104034

资料很好，强烈支持楼主，感谢分享！

ysk10104034

资料很好，强烈支持楼主，感谢分享！

qweert

非常感谢分享