邹海亮-第十六次作业-4片DDR3（菊花链）的PCB设计

VZHLV

学习心得：
           1.数据线公差50mil，地址线100mil。
           2.布局走线之前提前确定拓扑结构。
           3.数据线严格满足3W，地址线控制线时钟线尽量满足。

凡亿刘老师

基本没问题