翟利琼-第五次作业-SDRAM PCB设计

yunjin

SDRAM模块

一、SDRAM定义：同步状态随机存储器，数据的读写需要时钟同步；
二、管脚定义：
      A：电源、地【VDD、VDDQ、VSS、VSSQ】   B：数据、地址【DQ0-DQ15、DQM、A0-A11】  C、控制【CLK、CKE、CS#、WE#、RAS#、CAS#、BA0、BA1】
三、布局：
    一片SDRAM：
    1、点对点对对称式布局；
    2、SDRAM靠近BGA放置，间距（SDRAM到BGA  Bank中心）：无排阻600mil-800mil；有排阻800mil-1000mil；
    3、滤波电容靠近IC管脚放置；
  两片SDRAM：
    1、2片SDRAM 相对CPU对称式布局；
    2、根据PCB板卡空间对SDRAM布局，空间足够：与CPU放置同一面；空间不足时：SDRAM顶底对贴；
    3、滤波电容靠近IC管脚放置；
    4、SDRAM与CPU之间的间距（到Bank中心）：无排阻600mil-800mil；有排阻800mil-1000mil；
四、布线
    1、特性阻抗50Ω；
    2、数据线每9根尽量同层（D0-D7，LDQM；D8-D15，HDQM）；
    3、信号线的间距满足3W原则，数据线、地址（控制）线、时钟线之间的距离保持20mil以上或至少3W；
    4、空间允许的情况下,应该在它们走线之间加一根地线进行隔离。地线宽度推荐为15-30mil；
五、等长规则
   1、低八位数据组等长 误差范围+/-50mil
   2、高八位数据组等长 误差范围+/-50mil
   3、地址线,控制线,时钟线一起等长 误差范围+/-100mil

凡亿刘老师

1