阿树-Allegro-第五次作业-SDRAM模块设计

数啊数

布局

一片SDRAM

1、点对点对称式布局

2、SDRAM靠近BGA放置：中间无排阻时600-800mil，有排阻时800-1000mil(bank中心距离)

3、滤波电容靠近IC管脚放置

二片SDRAM

1、2片SDRAM相对于CPU对称式布局

2、空间足够时，与CPU放在同一面；空间不足时，SDRAM顶底对贴

布线：

1、 50欧姆阻抗控制，数据线尽量走在同一层

2、 信号线间距满足3W原则，数据线、地址线、时钟线之间的距离保持20mil以上或者至少3W

3、 空间允许下，可以加一根走线进行隔离，地线宽度推荐15-30mil

4、 数据分组：低八位：D0~D7，LDQM     等长误差±50mil

高八位：D8~D15，HDQM    等长误差±50mil

地址线、控制线、时钟线    等长误差±100mil